金属氧化物半导体器件制作方法和金属氧化物半导体器件

摘要

本发明提供了一种金属氧化物半导体器件制作方法和一种金属氧化物半导体器件，其中，金属氧化物半导体器件制作方法包括：在硅半导体衬底上生长硅半导体外延层之后，对硅半导体外延层上的预定区域进行刻蚀，形成凹槽；向凹槽注入P型掺杂离子，在硅半导体外延层上生成P型体区；在形成有P型体区的硅半导体衬底上依次生长栅氧化层和多晶硅层；将P型体区上的凹槽作为多晶硅层的光刻定位参考，在P型体区的上方形成多晶硅窗口；通过多晶硅窗口向P型体区注入N型掺杂元素，形成源极区域。本发明通过以P型体区上的凹槽作为多晶硅层的光刻定位参考，提高了多晶硅层相对P型体区的套准精度，从而提高沟道长度的制作精度，同时优化了制作工艺。

说明书

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种金属氧化物半导体 器件制作方法和一种金属氧化物半导体器件。

背景技术

在平面型VDMOS（垂直双扩散金属氧化物半导体场效应晶体管）器 件中，常规制作工艺是在硅衬底102上生长外延层104，并在外延层104 表面生长氧化层106，在氧化层106上生长多晶硅层108，对多晶硅层 108的预定区域进行刻蚀，得到多晶硅窗口。在刻蚀出的多晶硅窗口中， 利用自对准方式进行P型体区的光刻（如图1A所示）、注入掺杂离子 （如图1B所示）、再驱入（如图1C所示），从而形成沟道（如图1C中 的112），从沟道112的形成过程可以看出，沟道的长度仅仅由驱入的热 过程决定，而与光刻套准精度无关。

但是，某些特殊应用的平面型VDMOS，需要在生长多晶硅之前，就 要制作出P型体区，然后再进行多晶硅的生长、光刻、刻蚀。具体步骤如 下：

如图2A所示，在硅衬底202上生长硅半导体外延层204，在硅半导 体外延层204上生长氧化层206，并在氧化层206上涂覆光刻胶208，利 用自对准工艺形成光刻胶窗口210。

如图2B所示，通过光刻胶窗口210，注入P型掺杂离子形成P型体 区212。

如图2C所示，通过热过程，进行P型体区的驱入，并去除光刻胶 208。

如图2D所示，刻蚀掉氧化层206并在硅半导体外延层204表面生长 氧化层212以及多晶硅层214。

如图2E所示，在生长的多晶硅层214表面涂覆光刻胶216，进行光 刻、刻蚀形成多晶硅窗口，从而形成沟道218。

从图2A至图2E的制作流程可以看出，沟道的长度会受到P型体区 的驱入以及多晶硅层光刻套准精度的双重影响。但是，由于常规P型体区 制作过程中并不会在硅片表面留下套准标记，所以多晶硅层的光刻只能与 更前层的套准标记进行套准，所以沟道长度以及精度就不能保证。如果套 准精度无偏差，则如图3A所示，左右沟道对称无偏差；一旦套准出现偏 差，就可能会出现如图3B所示的多晶栅下沟道长度左右不对称，右边沟 道为314，而左边没有沟道，从而导致生产的VMOS不能正常工作。

因此，改良制作工艺，提高沟道长度的制作精度成为亟待解决的技术 问题。

发明内容

本发明正是基于上述技术问题至少之一，提出了一种金属氧化物半导 体器件制作工艺，提高了多晶硅层相对P型体区的套准精度，从而提高沟 道长度的制作精度。

有鉴于此，根据本发明的一个方面，提供了一种金属氧化物半导体器 件制作方法，包括：在硅半导体衬底上生长硅半导体外延层之后，对所 述硅半导体外延层上的预定区域进行刻蚀，形成凹槽；向所述凹槽注入 P型掺杂离子，在所述硅半导体外延层上生成P型体区；在形成有所述P 型体区的硅半导体衬底上依次生长栅氧化层和多晶硅层；将所述P型体 区上的凹槽作为所述多晶硅层的光刻定位参考，在所述P型体区的上方 形成多晶硅窗口；通过所述多晶硅窗口向所述P型体区注入N型掺杂元 素，形成源极区域。

在该技术方案中，通过在硅半导体外延层上的预定区域进行刻蚀，形 成凹槽，向该凹槽注入P型掺杂离子形成P型体区，即在未进行P型体 区驱入之前，P型体区与所述凹槽横向宽度相同。在形成多晶硅窗口 时，以该凹槽作为多晶硅层的光刻定位参考，使多晶硅层窗口能够与凹 槽对准，从而使得多晶硅层窗口与未进行驱入之前的P型体区精确套 准，提高了多晶硅层相对P型体区的套准精度。由于在对P型体区热驱 入过程时，P型体区左右驱入的长度相等，因此形成的左右沟道左右对 称，长度相等，从而提高沟道长度的制作精度，同时优化了制作工艺。

根据本发明的另一方面，还提出了一种金属氧化物半导体器件，所述 金属氧化物半导体器件采用上述任一项技术方案所述的金属氧化物半导体 器件制作方法制作而成。

通过本发明的技术方案，提高了多晶硅层相对P型体区的套准精度， 从而提高沟道长度的制作精度，同时优化了制作工艺。

附图说明

图1A至1C示出了常规VDMOS器件生成沟道的流程示意图；

图2A至2E示出了特殊性VDMOS器件生成沟道的流程示意图；

图3A至图3B示出了传统多晶硅层窗口与P型体区套准的结构示意 图；

图4示出了根据本发明的实施例的金属氧化物半导体器件制作方法的 示意流程图；

图5A至图5J示出了根据本发明的实施例的金属氧化物半导体器件制 作的流程示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附 图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不 冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是， 本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明 并不限于下面公开的具体实施例的限制。

图4示出了根据本发明的实施例的金属氧化物半导体器件制作方法的 示意流程图。

如图4所示，根据本发明的实施例的金属氧化物半导体器件制作方 法，包括：

步骤402，在硅半导体衬底上生长硅半导体外延层之后，对所述硅半 导体外延层上的预定区域进行刻蚀，形成凹槽；

步骤404，向所述凹槽注入P型掺杂离子，在所述硅半导体外延层上 生成P型体区；

步骤406，在形成有所述P型体区的硅半导体衬底上依次生长栅氧化 层和多晶硅层；

步骤408，将所述P型体区上的凹槽作为所述多晶硅层的光刻定位参 考，在所述P型体区的上方形成多晶硅窗口；

步骤410，通过所述多晶硅窗口向所述P型体区注入N型掺杂元素， 形成源极区域。

通过在硅半导体外延层上的预定区域进行刻蚀，形成凹槽，向该凹槽 注入P型掺杂离子形成P型体区，即在未进行P型体区驱入之前，P型 体区与所述凹槽横向宽度相同。在形成多晶硅窗口时，以该凹槽作为多 晶硅层的光刻定位参考，使多晶硅层窗口能够与凹槽对准，从而使得多 晶硅层窗口与未进行驱入之前的P型体区精确套准，提高了多晶硅层相 对P型体区的套准精度。由于在对P型体区热驱入过程时，P型体区左 右驱入的长度相等，因此形成的左右沟道左右对称，长度相等，从而提 高沟道长度的制作精度，同时优化了制作工艺。

在上述技术方案中，优选的，所述对所述硅半导体外延层上的预定区 域进行刻蚀，形成凹槽的步骤，具体包括：在所述硅半导体外延层上涂 覆光刻胶层，在所述光刻胶层的预定区域形成光刻胶窗口；采用干法刻 蚀去除所述光刻胶窗口所在区域的部分硅半导体外延，形成所述凹槽。

在上述技术方案中，优选的，所述凹槽的深度为0.05微米～0.15微 米。

在上述技术方案中，优选的，在硅半导体衬底上生长了硅半导体外延 层之后，且在形成所述凹槽之前还包括：在所述硅半导体外延层上生长氧 化层；在所述氧化层上涂覆光刻胶层，在所述光刻胶层的指定区域形成光 刻胶窗口；采用干法刻蚀去除所述光刻胶窗口所在区域的氧化层以及部分 硅半导体外延，形成所述凹槽。

在该技术方案中，在P型体区形成之前，在硅半导体外延层上生长氧 化层，可在P型体区注入与退火时，对硅半导体外延层起到防护作用。

在上述技术方案中，优选的，所述氧化层的厚度为0.05微米～0.15微 米；在所述凹槽中，硅半导体外延层中的台阶高度为0.05微米～0.15微 米。

在上述技术方案中，优选的，在向所述凹槽注入P型掺杂离子之后， 且在生长所述栅氧化层和多晶硅层之前，还包括：去除光刻胶和所述氧化 层；对所述P型体区进行热处理。

在上述技术方案中，优选的，对所述P型体区进行热处理的温度为 1100摄氏度～1200摄氏度。

在上述技术方案中，优选的，所述通过所述多晶硅窗口向所述P型体 区注入N型掺杂元素，形成源极区域的步骤，具体包括：在所述多晶硅窗 口中形成光阻层，通过所述多晶硅窗口的窗壁与所述光阻层之间的空隙向 所述P型体区注入所述N型掺杂元素，以形成所述源极区域。

在上述技术方案中，优选的，形成源极区域之后，还包括：生长介质 层，并对所述介质层进行刻蚀，以露出所述源极区域；生长第一金属层， 使所述金属氧化物半导体器件的栅极和源极电性连接；生长第二金属层， 形成所述金属氧化物半导体器件的漏极。

下面结合图5A至图5J详细说明根据本发明的实施例的金属氧化物半 导体器件的制作流程。

如图5A所示，在N型衬底502表面依次生长硅半导体外延层504和 氧化层506。其中，氧化层厚度为0.05微米至0.15微米，氧化层的生长 温度为1000摄氏度至1150摄氏度。

如图5B所示，在生长的氧化层506表面涂覆光刻胶508，对该光刻 胶508进行光刻，形成光刻胶窗口，并通过该光刻胶窗口采用干法刻蚀对 氧化层506和硅半导体外延层504进行刻蚀，形成Si（硅）槽，即凹槽 510。如图5C所示，形成凹槽510之后，进行P型掺杂离子的注入，形成 P型体区512，可以看出，在未进行热驱入时，P型体区512与所述凹槽 510的横向宽度相等。其中，离子为硼离子，剂量为5.0E13个每厘米至 2.0E14个每厘米，能量为80KEV至100KEV。

如图5D所示，P型掺杂离子注入之后，去除剩余的氧化层506和光 刻胶508。

如图5E所示，进行P型体区的热驱入，扩展P型体区512的范围， 驱入温度为1100摄氏度至1200摄氏度，驱入时间为50分钟至200分 钟。

如图5F所示，在硅半导体外延层504表面依次生长栅氧化层514和 多晶硅层516。其中栅氧化层514的生长温度为900摄氏度至1100摄氏 度，生长厚度为0.05微米至0.20微米；多晶硅层516的生长温度为500 摄氏度至700摄氏度，生长厚度为0.3微米至0.8微米。

如图5G所示，多晶硅层516的表面涂覆光刻胶518，在该光刻胶518 上以凹槽510定位参考进行光刻套准，形成光刻胶窗口，使该光刻胶窗口 对准P型体区，通过该光刻胶窗口对多晶硅层516进行刻蚀，形成多晶硅 层窗口520，从图5G中可以看出，以凹槽510为定位参考形成的多晶硅 窗口520与凹槽510对准，即与未驱入之前的P型体区对准。

此步的光刻，需要使用P型体区制作过程中形成的台阶（即凹槽 510）。在进行多晶硅层光刻套准时，可以用此台阶做定位参考。由于多 晶硅栅相对于P-body的左右偏移程度直接影响到器件的沟道长度，多晶 层的光刻如果直接与P-body层进行套刻，则误差相对较大，本发明通过 在P-body层制作Si台阶作为多晶层的光刻的套刻标记，在工艺变更极小 的情况下在很大程度上提高了多晶层相对P-body层的套准精度。

由于采用凹槽510定位参考进行光刻套准，因此可避免如传统工艺那 样使多晶硅窗口与P型体区存在较大的对准误差，可减少对准误差，保证 沟道长度的精确度。

如图5H所示，在多晶硅层窗口510内淀积光阻层518，并通过光阻 层518与多晶硅层516侧壁之间的缝隙进行源极区离子的注入与退火，形 成源极区522。其中，离子为磷离子，离子的剂量为3.0E15个每厘米至 1.0E16个每厘米，能量为100KEV至120KEV。

如图5I所示，在多晶硅层516表面生长介质层524，并进行光刻、刻 蚀。介质层结构为：不掺杂的二氧化硅0.2微米和磷硅玻璃0.8微米。

如图5J所示，正面淀积金属层526，并通过金属回刻使源区和栅极分 开，从而使得源极和栅极绝缘，以便源极和栅极进行电连接。将DMOS 器件的背部的硅晶片减薄，然后采用溅射或者蒸镀的方式在所述减薄后的 DMOS器件的背面先后生长三层不同材料的金属层530，其中三层不同的 材料分别为：钛、镍、银。

以上结合附图详细说明了根据本发明的技术方案，本发明提出了一种 金属氧化物半导体器件制作方法，通过本发明的技术方案，提高了多晶硅 层相对P型体区的套准精度，从而提高沟道长度的制作精度，同时优化了 制作工艺。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领 域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保 护范围之内。