非易失性存储器件和非易失性存储器件的制造方法

摘要

本发明涉及一种非易失性存储器件和非易失性存储器件的制造方法。在所述非易失性存储器件中层叠有第一电极、具有正的珀尔帖系数的第一材料层、信息存储层、具有负的珀尔帖系数的第二材料层和第二电极。根据本发明，能够抑制由于焦耳热导致的所述信息存储层的温度上升，因此能够抑制读干扰现象的发生。

说明书

相关申请的交叉参考

本申请包含与2010年10月14日向日本专利局提交的日本优先权专 利申请JP 2010-231214所公开的内容相关的主题，因此将该日本优先权 申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及非易失性存储器件以及该非易失性存储器件的制造方 法。

背景技术

近年来，例如电可擦除可编程只读存储器(Electrically Erasable and  Programmable ROM，EEPROM)或闪存存储器(flash memory)等具有非易 失性存储单元的半导体器件在各种领域中被普遍使用。该半导体器件上 可再写入的次数、例如数据保持能力等可靠性的提高、以及结构的小型 化对于这样的半导体器件来说是重要的课题。另一方面，由于电阻变化 型非易失性存储器件除了具有简单的结构、高速再写入功能和多值技术 之外，还具有高可靠性，并且适于高性能化和高集成化，所以近年来以 已市售的浮动型(floating type)闪存存储器为代表的闪存存储器已经受到 了关注。

由于包括相变随机存取存储器(PRAM)的非易失性存储器件具有将 作为存储部的电阻变化层布置在两个电极之间的结构，所以存储结构简 单，容易进行小型化。相变存储器件是利用下面这样的事实来作为存储 器件进行操作的非易失性存储器件：根据相变材料是处于非晶态还是处 于晶态，形成电阻变化层的相变材料具有相差几个数量级的不同的电阻 (例如，参见专利文献JP-A-2007-134676)。此外，存在着利用形成电阻变 化层的材料的巨电致电阻效应(colossal electro-resistance effect，CER effect)的非易失性存储器件(例如，参见专利文献JP-A-2003-068983)。此 外，存在着这样的非易失性存储器件：其中，电阻变化层是由包含金属 的离子型导体形成的(例如，参见专利文献JP-A-2005-166976和专利文献 JP-A-2005-197634)。此外，作为一种非易失性存储器件，可编程金属化 单元(Programmable Metallization Cell，PMC)是已知的(例如，参见专利文 献JP-A-2005-322942)。

然而，为了通过尖端的半导体工艺获得大容量的非易失性存储器件， 低电压和低电流是非常必要的。这是因为随着驱动晶体管的小型化，其 驱动电流和驱动电压也变小了。也就是说，为了实现小型化的非易失性 存储器件，非易失性存储器件必须具有能够被小型化的晶体管所驱动的 性能。此外，为了进行低电流驱动，低电流和高速(纳秒级的短脉冲)写入 与读取性能成为必要的性能。

然而，在非易失性存储器件中，高速再写入(转换)性能和数据保持 能力是相互权衡的关系。特别地，如果以低电压和低电流下的再写入性 作为目标，那么写入电压与读取电压之间的裕度就变小了，并且反复地 读取可能改变电阻状态。也就是说，发生了存储数据的改变，即所谓的 读干扰现象。

发明内容

因此，期望提供一种能够抑制读干扰现象的产生的非易失性存储器 件以及该非易失性存储器件的制造方法。

本发明实施方案旨在提供一种非易失性存储器件，其中层叠有第一 电极、具有正的珀尔帖系数的第一材料层、信息存储层、具有负的珀尔 帖系数的第二材料层和第二电极。

本发明另一实施方案旨在提供一种非易失性存储器件的制造方法， 其中包括在基板上顺次形成第一电极、具有正的珀尔帖系数的第一材料 层、信息存储层、具有负的珀尔帖系数的第二材料层和第二电极。

根据本发明实施方案的非易失性存储器件和非易失性存储器件的制 造方法，所述非易失性存储器件具有这样的结构：所述信息存储层布置 在具有正的珀尔帖系数的所述第一材料层与具有负的珀尔帖系数的所述 第二材料层之间，并且当电流从所述第二电极流向所述第一电极从而读 取存储在所述非易失性存储器件中的信息的时候，能够抑制由于焦耳热 导致的所述信息存储层的温度上升。因此，就能够抑制这样的读干扰现 象的发生：其中，当反复读取信息时电阻状态发生变化。

附图说明

图1是实施方案1的非易失性存储器件的示意性部分截面图；

图2A和图2B是图示了构成实施方案1的非易失性存储器件的多层 结构的截面结构的原理图及其等效电路图；

图3是示出了基于等式(2)获得的施加电压与数据保持寿命之间的关 系的图；

图4是示出了基于等式(3)获得的施加电压与数据保持寿命之间的关 系的图；

图5是示出了基于等式(5)获得的施加电压与数据保持寿命之间的关 系的图；

图6A和图6B是用于说明实施方案1的非易失性存储器件的制造方 法的第一磁性材料层等的示意性部分截面图；

图7A和图7B是接着图6B的用于说明实施方案1的非易失性存储 器件的制造方法的第一磁性材料层等的示意性部分截面图；以及

图8是接着图7B的用于说明实施方案1的非易失性存储器件的制造 方法的第一磁性材料层等的示意性部分截面图。

具体实施方式

下面，将参照附图说明本发明的实施方案。然而，本发明不限于这 些实施方案，这些实施方案中的各种数值和材料是示例性的。将按照下 列顺序进行说明。

1.本发明实施方案的非易失性存储器件和该非易失性存储器件的制 造方法的一般性说明

2.实施方案1(非易失性存储器件和该非易失性存储器件的制造方 法)

3.实施方案2(实施方案1的变形)

4.实施方案3(实施方案1的另一变形)和其它

本发明实施方案的非易失性存储器件和该非易失性存储器件的制造 方法的一般性说明

在本发明实施方案的非易失性存储器件或者由本发明实施方案的非 易失性存储器件的制造方法获得的非易失性存储器件中，第一材料层可 以是由p型热电材料形成的，而第二材料层可以是由n型热电材料形成 的。

在本发明实施方案的非易失性存储器件或者由本发明实施方案的非 易失性存储器件的制造方法获得的非易失性存储器件中，形成第一电极 的材料与形成第二电极的材料不同，并且在此情况下，优选为形成第一 电极的材料的塞贝克系数(Seebeck coefficient)与形成第二电极的材料的 塞贝克系数是不同的。这里，具体地，形成第一电极的材料是从由银、 金、铜、铅、钯、铂、钛、氮化钛和钨组成的材料组中选择的材料，或 者是包括这些材料中的任一种的合金，或者是包括这些材料中的任一种 的化合物。形成第二电极的材料与形成第一电极的材料是不同的，并且 可以是从由银、金、铜、铅、钯、铂、钛、氮化钛和钨组成的材料组中 选择的材料，或者是包括这些材料中的任一种的合金，或者是包括这些 材料中的任一种的化合物。第一电极和第二电极例如可以是由以溅射法 为示例的物理气相沉积(PVD)法形成的。

在包括上述形状和结构的非易失性存储器件或由本发明实施方案的 非易失性存储器件的制造方法获得的非易失性存储器件中，信息存储层 可以是由电阻变化层构成的，该电阻变化层通过它的电阻值(下面称为 “电阻值”)变化来存储信息。也就是说，非易失性存储器件或由非易失 性存储器件的制造方法获得的非易失性存储器件可以被设置成电阻变化 型非易失性存储器件。在此情况下，电阻变化层可以由包含金属的离子 型导体形成，或者可以由硫族化物材料形成。此外，电阻变化层可以由 具有巨电致电阻效应(CER效应)的材料形成。或者，非易失性存储器件 可以被设置成利用这样的现象作为存储器件进行操作的相变存储器件 (PRAM)或者可编程金属化单元(Programmable metallization Cell，PMC)： 形成电阻变化层的相变材料在非晶态与晶态之间电阻值变化多个数位。

在用包含金属的离子型导体形成电阻变化层的情况下，具体地，电 阻变化材料可以由包括从铜(Cu)、银(Ag)和锌(Zn)组成的元素组中选择的 至少一种元素(原子)和从碲(Te)、硫(S)和硒(Se)组成的元素组中选择的至 少一种元素(硫族元素)(原子)的导体薄膜或者半导体薄膜(例如，由 GeSbTe、GeTe、GeSe、GeS、SiGeTe或者SiGeSbTe制成的薄膜和由Ag、 Ag合金、Cu、Cu合金、Zn或Zn合金制成的薄膜的多层结构)形成的。 此外，电阻变化层的在膜厚度方向上的全部或部分可以由包括从La、Ce、 Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb和Y组成的元素组中选 择的至少一种稀土元素的氧化物的薄膜(稀土氧化物薄膜)或者Hf、Ta或 W的氧化物薄膜形成。此外，电阻变化层可以包括高电阻层和离子源层 的多层结构。

此外，在电阻变化层具有高电阻层和离子源层的多层结构的情况下， 高电阻层包含最大量的碲(Te)作为阴离子成分，离子源层包括至少一种金 属元素作为正离子化元素并且包括从碲(Te)、硫(S)和硒(Se)组成的元素组 中选择的至少一种元素(硫族元素)(原子)作为负离子化元素。金属元素和 硫族元素结合形成金属硫族化物层(硫族化物材料层)。金属硫族化物层主 要具有非晶结构，并且作为离子源。离子源层被形成为在初始状态下或 擦除状态下具有比高电阻层的电阻值小的电阻值。高电阻层可以具有单 层结构或者双层结构，并且在双层结构的情况下，双层结构中包含最大 量的碲作为阴离子成分的下层与高电阻层侧的电极相接触，并且双层结 构中的上层包含除了碲以外的作为阴离子成分的元素。

优选地，形成金属硫族化物的金属元素是在包含有上述的硫族元素 的离子源层中能够以金属状态存在的化学稳定的元素，从而形成金属状 态的传导路径(丝极)，并且这样的金属元素可以是元素周期表中的4A族、 5A族和6A族的过渡金属，即Ti(钛)、Zr(锆)、Hf(铪)、V(钒)、Nb(铌)、 Ta(钽)、Cr(铬)、Mo(钼)和W(钨)。可以使用一种以上的这些元素形成 金属硫族化物层。此外，可以向离子源层中加入Al(铝)、Cu(铜)、Ge(锗) 和Si(硅)。

离子源层的具体的组成材料例如可以是ZrTeAl、TiTeAl、CrTeAl、 WTeAl和TaTeAl。此外例如是ZrTeAl、添加有Cu的CuZrTeAl、添加 有Ge的CuZrTeAlGe或者可以包括添加有作为添加元素的Si的 CuZrTeAlSiGe。此外，可以包括使用Mg代替Al的ZrTeMg。即使在选 择例如钛(Ti)或钽(Ta)等另外的过渡元素来代替锆(Zr)作为形成金属硫族 化物层的金属元素的情况下，也能够使用相同的添加元素，并且离子源 层的具体组成材料可以包括例如TaTeAlGe等。此外，除了碲(Te)以外， 可以使用硫(S)、硒(Se)或碘(I)等，并且作为离子源层的具体组成材料可 以包括ZrSAl、ZrSeAl或ZeIAl等。

借助将形成金属硫族化物层的金属元素形成为易于与高电阻层中含 有的碲(Te)反应的金属元素(M)，通过在薄膜形成以后加热所谓的Te/离 子源层(包含金属元素M)的层叠结构能够获得所谓的M·Te/离子源层的 稳定结构。这里，可以使用例如铝(Al)或镁(Mg)作为易于与碲(Te)反应的 金属元素(M)。

在此情况下，出于抑制当形成电阻变化层时高温热处理期间的膜剥 离(peel-off)的目的，可以向离子源层中添加另外的元素。例如，硅(Si)是 能够被期待用来改善保持性能的添加元素，例如，将硅与锆(Zr)一起添加 到离子源层中是优选的。然而，如果硅(Si)的添加量太小，则可能达不到 防止膜剥离的效果；而如果硅的添加量太大，则可能无法获得优选的存 储操作特性。因此，离子源层中的硅(Si)含量优选在大约10～45原子％的 范围内。

高电阻层具有电传导的势垒的功能，当向高电阻层侧的电极与离子 源层侧的电极间施加预定电压时，高电阻层呈现出比离子源层的电阻值 更高的电阻值。高电阻层例如包括这样的层：该层包含主要由作为阴离 子成分的碲(Te)组成的化合物。具体地，这样的化合物例如是AlTe、MgTe 或ZnTe等。在含有碲(Te)的化合物的组分中，例如，优选AlTe中铝(Al) 的含量等于或大于20原子％且等于或小于60原子％。此外，高电阻层可 以包括例如氧化铝(Al₂O₃)等氧化物。此外，高电阻层的初始电阻值优选 等于或大于1MΩ，并且其在低电阻状态下的电阻值优选为等于或小于几 百kΩ(千欧)。也就是说，本发明实施方案的非易失性存储器件通过改变 高电阻层的电阻值来存储信息。为了高速读取小型化非易失性存储器件 的电阻状态，优选地尽可能地降低低电阻状态下的电阻值。然而，由于 在20～50μA以及2V的条件下写入信息(数据)的情况下的电阻值为40kΩ 至100kΩ，所以前提是非易失性存储器件的初始电阻值高于这个值。另 外，考虑到一位范围的电阻分离宽度，上述的电阻值被认为是恰当的。

这里，如果假设在高电阻层中含有最大量的碲(Te)作为阴离子成分， 那么当高电阻层处于低电阻状态下时扩散到高电阻层中的金属元素稳定 化，并且变得易于保持低电阻状态。另一方面，由于与氧化物或硅化合 物相比，碲(Te)与金属元素形成弱结合，并且因此已经扩散进入高电阻层 的金属元素易于向离子源层移动，于是改善了擦除性能。也就是说，改 善了在低电阻状态下写入数据的保持性能，并且数据擦除期间的低电压 保持成为可能。此外，对于大量的写入/擦除操作而言，能够减小在擦除 状态下的电阻值的差异。在此时，一般情况下，由于在硫族化物化合物 中电负性的绝对值按碲＜硒＜硫＜氧的顺序而变大，所以当高电阻层中的氧 含量变小并且使用具有低电负性的硫族化物时，可提高上述改善效果。

形成高电阻层侧电极的材料例如可以是W(钨)、WN(氮化钨)、Cu (铜)、Al(铝)、Mo(钼)、Ta(钽)或硅化物。在此时，在高电阻层侧的电 极是由例如铜(Cu)等具有在电场中离子传导的可能性的材料制成的情况 下，高电阻层侧的电极的表面可以覆盖有例如钨(W)、氮化钨(WN)、氮 化钛(TiN)和氮化钽(TaN)等难以发生离子传导或热扩散的材料。当离子源 层包含Al(铝)时，电极的组成材料的示例包括含有至少一种比Al(铝)更 难被离子化的材料的金属膜，例如：包含由Cr(铬)、W(钨)、Co(钴)、 Si(硅)、Au(金)、Pd(钯)、Mo(钼)、Ir(铱)和Ti(钛)等中的至少一种的 金属薄膜；或者它们的氧化物膜或氮化物膜。可以通过与位于高电阻层 侧的电极相同的方式使用已知的导电材料作为离子源层侧的电极。

在存储(写入)信息时，向处于初始状态(高电阻状态)的非易失性存储 器件施加“正方向”(例如，高电阻层具有负电位而离子源层侧具有正电 位)的电压脉冲。于是，信息存储层的电阻降低(信息存储状态)。此后， 即使在停止向非易失性存储器件施加电压的时候，信息存储层仍被保持 在低电阻状态。因此，信息被写入并且被保持。在使用所谓的可编程只 读存储器(Programmable Read Only Memory，PROM)等仅能够写入一次的 存储器件的情况下，通过这样的信息记录过程就完成了信息记录。在应 用的是能够多次重写信息的存储器件(即，随机存取存储器(Random  Access Memory，RAM)或者EEPROM)的情况下，可重写的过程是必需的。 在重写信息的情况下，向低电阻状态的非易失性存储器件施加“负方向” (例如，高电阻层具有正电位而离子源层侧具有负电位)的电压脉冲。于是， 信息存储层的电阻升高(初始状态或擦除状态)。此后，即使在停止向非易 失性存储器件施加电压的时候，信息存储层仍被保持在高电阻状态。因 此，写入的信息被擦除。通过重复这样的处理，能够反复地进行非易失 性存储器件的信息的写入以及写入信息的擦除。在读取存储在非易失性 存储器件中的信息的过程中，例如，施加“正方向”(例如，高电阻层具 有负电位而离子源层侧具有正电位)的电压，但是该电压低于在存储(写入) 信息时施加的电压值。例如，通过使高电阻状态和低电阻状态分别对应 于信息“0”和信息“1”，在信息写入过程中信息就从“0”变为“1”， 而在信息擦除过程中信息就从“1”变为“0”。在此情况下，低电阻状 态的操作和高电阻状态的操作分别对应于写入操作和擦除操作。然而， 与上述状态相反的电阻状态可以对应于擦除操作和写入操作。

在用硫族化物材料形成电阻变化层的情况下，该硫族化物材料可以 是金属与例如Se或Te等的化合物，例如GeSbTe、ZnSe或GaSnTe等。 此外，在用具有巨电致电阻效应(CER effect)的材料形成电阻变化层的情 况下，相关的材料可以是三元钙钛矿型过渡金属氧化物(PrCaMnO₃或 SrTiO₃)或者二元过渡金属氧化物(CiO、NiO、CuO、TiO₂或Fe₃O₄)。

此外，非易失性存储器件可以由具有磁阻效应(magnetoresistive  effect)的非易失性磁性存储器件形成。具体地，这样的非易失性存储器件 可以是电流场反转型隧道磁阻效应器件(MRAM)或者通过自旋注入施加 磁化反转的自旋磁阻效应器件(自旋SRAM)。在后者中，包括平面内磁化 和垂直磁化。

这里，在自旋磁阻效应器件中，设置有具有多层结构的信息存储层， 该多层结构借助磁化参照层(被称为固定层(pinned layer)或磁化固定层 (magnetization pinned layer))、隧道绝缘层和存储信息的记录层(也被称为 磁化反转层或自由层)具有TMR效应。信息存储层处于第一材料层与第 二材料层之间。在此情况下，具有存在着TMR效应的多层结构的信息存 储层也可以由磁化参照层、隧道绝缘层、记录层、隧道绝缘层和磁化参 照层构成。在上述的结构中，在分别设置在记录层的上部和下部的两个 隧道绝缘层之间的磁阻变化必须是不同的。隧道绝缘层用来断开记录层 与磁化参照层之间的磁耦合，并且使隧道电流流动。此外，通过借助将 自旋极化电流(spin-polarized current)注入到记录层中使磁化方向向第一 方向(平行于易磁化轴(easy magnetization axis)的方向)或者第二方向(与 第一方向相反的方向)转变，信息被写入到记录层中(平面内磁化)。此外， 通过使自旋极化电流流向磁化参照层，自旋磁化电子从记录层流向磁化 参照层。具体地，使具有平行于磁化参照层的自旋的电子通过，而使具 有反平行于磁化参照层的自旋的电子被反射，致使记录层的磁化方向和 磁化参照层的磁化方向被布置为彼此反平行(垂直磁化)。

形成具有磁阻效应的非易失性存储器件中的记录层或磁化参照层的 材料可以是例如镍(Ni)、铁(Fe)或钴(Co)等铁磁性材料以及这些铁磁性材 料的合金(例如，Co-Fe、Co-Fe-Ni、Fe-Pt或Ni-Fe等)、通过将非磁性元 素(例如，钽、硼、铬、铂、硅、碳或氮等)与这些铁磁性材料的合金混合 获得的合金(例如，Co-Fe-B等)、包括Co、Fe、Ni中的一种或多种的氧 化物(例如，铁氧体：Fe-MnO等)、被称为半金属铁磁性材料的金属间化 合物组(赫斯勒合金(Heusler alloy)：NiMnSb、Co₂MnGe、Co₂MnSi或 Co₂CrAl等)或者氧化物(例如，(La，Sr)MnO₃、CrO₂或Fe₃O₄等)。此外， 可以以通过向上述合金中添加钆(Gd)获得的合金作为示例。此外，为了 进一步增大垂直磁各向异性，可以向相关的合金中添加例如铽(Tb)、镝 (Dy)或钬(Ho)等重稀土元素，或者可以层叠有包含这些重稀土元素的合 金。记录层和磁化参照层的结晶性本质上是任意的，可以是多晶的、单 晶的或非晶的。此外，形成磁化参照层的材料除了上述材料外，还可以 例如是Co-Tb或Co-Pt。此外，上述材料可以具有层叠费瑞(ferry)结构(具 有反铁磁耦合的多层结构，也被称为合成反铁磁体(synthetic  antiferromagnet，SAF)，可以具有静磁耦合结构，或者可以将反铁磁性层 布置得邻近磁化参照层。通过将反铁磁性层布置得邻近磁化参照层，能 够通过反铁磁性层与磁化参照层之间的交换耦合获得强的单方向的磁各 向异性。所述层叠费瑞(ferry)结构例如表示磁性层/钌(Ru)层/磁性层的三 层结构(具体地，例如CoFe/Ru/CoFe的三层结构或者CoFeB/Ru/CoFeB 的三层结构)，其中，根据钌层的厚度，两层磁性层的层间交换耦合为反 铁磁性的或铁磁性的，例如在S.S.Parkin et al，Physical Review Letters，7 May，pp2304-2307(1990)中所记录的。此外，在两层磁性层中，通过来自 磁性层的横截面的泄漏磁场获得反铁磁耦合的结构被称为静磁耦合结 构。形成反铁磁性层的材料可以是铁-锰合金、镍-锰合金、铂-锰合金、 铱-锰合金、铑-锰合金、钴的氧化物或镍的氧化物。为了提高反铁磁性层 的结晶性，可以在第一材料层(或第二材料层)与反铁磁性层之间形成由 Ta、Cr、Ru或Ti等组成的基底层。此外，可以使用各种磁性半导体， 并且上述基底层可以是软磁性膜(软膜)或者硬磁性膜(硬膜)。记录层可以 具有单层结构、多个不同的铁磁性层如上所述层叠的多层结构或者铁磁 性层和非磁性层层叠的多层结构。

形成具有磁阻效应的非易失性磁性存储器件中的隧道绝缘膜的材料 可以是例如铝的氧化物(AlO_x)、氮化铝(AlN)、镁的氧化物(MgO)、氮化 镁、氧化硅、氮化硅、TiO₂或Cr₂O₃、Ge、NiO、CdO_x、HfO₂、Ta₂O₅、 BN或ZnS等绝缘材料。隧道绝缘层例如可以通过氧化或氮化用溅射法 形成的金属膜来获得。更加具体地，在使用铝的氧化物(AlO_x)或镁的氧化 物(MgO)作为形成隧道绝缘膜的绝缘材料的情况下，可以例如使用下面 的方法：在大气中氧化通过溅射法形成的铝或镁的方法、等离子体氧化 以溅射法形成的铝或镁的方法、ICP等离子体氧化以溅射法形成的铝或 镁的方法、在氧气氛围中自然氧化通过溅射法形成的铝或镁的方法、通 过氧基氧化通过溅射法形成的铝或镁的方法、当在氧气氛围中使铝或镁 自然氧化的时候用紫外线照射通过溅射法形成的铝或镁的方法、通过反 应溅射法形成铝膜或镁膜的方法或者通过溅射法形成铝的氧化物(AlO_x) 膜或者镁的氧化物(MgO)膜的方法。此外，可以通过溅射法、离子束沉 积法、以真空沉积法为示例的物理气相沉积(physical vapor deposition， PVD)法、以原子层沉积(Atomic Layer Deposition，ALD)法为代表的化学 气相沉积(chemical vapor deposition，CVD)法来形成这些层。

形成第一材料层或第二材料层的材料可以是已知的材料，并且优选 使用碲化铋材料(具体地，例如Bi₂Te₃、Bi₂Te_2.85Se_0.15)、碲化铋锑材料、 碲化锑材料(具体地，例如Sb₂Te₃)、碲化铊材料、硒化铋材料(具体地， 例如Bi₂Se₃)、碲化铅材料、碲化锡材料、碲化锗材料、硅锗材料、Pb_1-xSn_xTe 化合物、铋锑材料、锌-锑材料(具体地，例如Zn₄Sb₃)、钴锑材料(具体地， 例如CoSb₃)、银-锑-碲材料(例如，AgSbTe₂)、TAGS(碲锑锗银)化合物、 Si-Ge材料、硅化物材料(Fe-Si材料(具体地，例如β-FeSi₂)、Mn-Si材料(具 体地，例如MnSi₂)、Cr-Si材料(具体地，例如CrSi₂)、Mg-Si材料(具体 地，例如Mg₂Si))、方钴矿(Skutterudite)材料(MX₃化合物(其中，M是Co、 Rh或Ir，X是P、As或Sb)、RM’₄X₁₂化合物(其中，R是La、Ce、Eu 或Yb，M’是Fe、Ru或Os))、硼的化合物(具体地，例如MB₆(其中，M 是例如Ca、Sr或Ba等碱土金属，以及例如Y等稀土金属))、Si系材料、 Ge系材料、包合物(clathrate compound)、赫斯勒化合物(Heusler  compound)、半赫斯勒化合物(half-Heusler compound)、稀土近藤半导体材 料(rare earth Kondo semiconductor material)、过渡金属氧化物材料(具体 地，例如Na_xCoO₂、NaCo₂O₄或Ca₃Co₄O₉)、氧化锌材料、氧化钛材料、 氧化钴材料、SrTiO₃、有机热电材料(具体地，例如聚噻吩或聚苯胺)、铬 合金、康铜(constantan)和铝合金。热电部件的材料可以偏离化学计量组 成(stoichiometric composition)。此外，在这些材料中，优选使用表现为n 型半导体的碲化铋材料与表现为p型半导体的碲化铋锑材料的组合。作 为形成第一材料层或第二材料层的方法，可以例如是电镀法、PVD法或 CVD法与图形化技术的结合、或者剥离法等。

包含上述形状和结构的本发明实施方案的非易失性存储器件或者通 过上述制造方法获得的非易失性存储器件可以被统称为“本发明实施方 案的非易失性存储器件”等。此外，为了便捷，可以将通过层叠第一电 极、具有正的珀尔帖系数的第一材料层、信息存储层、具有负的珀尔帖 系数的第二材料层和第二电极形成的结构称为“多层结构”。

对于本发明实施方案的非易失性存储器件，一般情况下，在多层结 构下方设置有第一配线，并且第二配线被设置得与多层结构的上侧电接 触。第一电极可以与第一配线相连接，第二电极可以与第二配线相连接。 此外，第二电极可以与第一配线相连接，第一电极可以与第二配线相连 接。电极甚至也可以作为第一配线。此外，在多层结构的下侧还设置有 由场效应晶体管(field effect transistor，FET)构成的选择晶体管，并且第 二配线(例如，位线)的延伸方向可以垂直于构成场效应晶体管的栅极电极 的延伸方向，但是不限于此。在第二配线延伸的方向上的投影图像平行 于在构成场效应晶体管的栅极电极的延伸方向上的投影图像。根据情况， 选择晶体管不是必须的。

在多层结构的下侧还设置有包含场效应晶体管的选择晶体管的情况 下，例如，尽管不限于此，但可以将下面的结构作为更加具体的结构的 示例：其中，包括形成在半导体基板上的选择晶体管、覆盖着该选择晶 体管的下层绝缘层(对应于基板)以及形成在该下层绝缘层上的第一配线 或第一电极(第二电极)，其中，第一配线或第一电极(第二电极)通过设置 在下层绝缘层上的连接孔(或者连接孔、接点焊盘部或下层配线)与选择晶 体管电连接，上层绝缘层覆盖着下层绝缘层和第一配线或第一电极(第二 电极)并包围着多层结构，并且在上层绝缘层上形成有第二配线或第二电 极(第一电极)。

第一配线或第二配线具有铜(Cu)、铝(Al)、金(Au)、铂(Pt)、钛(Ti)、 钼(Mo)、钽(Ta)、钨(W)、TiN、TiW、Wn和硅化物的单层结构。此外， 第一配线或第二配线可以具有这样的多层结构：由Cr或Ti制成的基底 层以及形成在该基底层上的Cu层、Au层和Pt层。此外，第一配线或第 二配线可以被设置成具有Ta的单层或Cu、Ti等的多层结构。例如可通 过以溅射法为示例的PVD法来形成这些配线。

例如可以通过已知的MIS型FET或MOS型FET来设置选择晶体管。 用于电连接第一配线或第一电极(第二电极)与选择晶体管的连接孔可以 由掺杂有杂质的多晶硅、例如钨、Ti、Pt、Pd、Cu、TiW、TiNW、WSi₂或MoSi₂等高熔点金属或金属硅化物形成，并且可以基于CVD法或例如 溅射法等PVD法来形成。下层绝缘层或上层绝缘层的组成材料的示例包 括氧化硅(SiO₂)、氮化硅(SiN)、SiON、SOG、NSG、BPSG、PSG、BSG 和LTO。

实施方案1

实施方案1涉及本发明实施方案的非易失性存储器件和该非易失性 存储器件的制造方法。图1中示出了实施方案1的非易失性存储器件的 示意性部分截面图。此外，在图2A中原理性地示出了构成实施方案1 的非易失性存储器件的多层结构的截面结构，并且在图2B中示出了该结 构的等效电路。

实施方案1的非易失性存储器件是通过层叠第一电极51、具有正的 珀尔帖系数(Peltier coefficient)的第一材料层53、信息存储层(信息记录层) 60、具有负的珀尔帖系数的第二材料层54和第二电极52构成的。在此 情况下，第一电极51、第一材料层53、信息存储层60、第二材料层54 和第二电极52构成了多层结构50。此外，信息存储层60通过改变它的 电阻值来存储信息。在实施方案1的非易失性存储器件中，第一电极51 也作为第一配线，还设置有与多层结构50电连接的第二配线42。在图示 的示例中，第一电极51形成为下部电极，第二电极52形成为上部电极。 然而，第二电极52可以形成为下部电极，而第一电极51可以形成为上 部电极。

在多层结构50的下侧布置有由场效应晶体管构成的选择晶体管TR。 第二配线(位线)42的延伸方向与构成场效应晶体管的栅极电极12(具有 所谓的字线的功能)的延伸方向以直角交叉。具体地，选择晶体管TR形 成在硅半导体基板10被隔离区域11包围的部分中，并且被与基板对应 的下层绝缘层21和下层绝缘层23所覆盖。源极/漏极区域14B通过由钨 插头形成的连接孔22与第一电极51相连接。另一源极/漏极区域14A通 过钨插头15与读出线16相连接。在图中，附图标记13表示栅极绝缘膜。

在实施方案1的非易失性存储器件中，第一材料层53是由p型热电 材料制成的，第二材料层54是由n型热电材料制成的。具体地，第一材 料层53是由表现为p型半导体的碲化铋锑材料制成的，而第二材料层54 是由表现为n型半导体的碲化铋材料制成的。此外，第一电极51和第二 电极52是由钨(W)或钛(Ti)制成的。在此情况下，第一电极51、第一材 料层53、信息存储层60、第二材料层54和第二电极52可以形成有相同 的尺寸。

此外，信息存储层60是由通过改变电阻值来存储信息的电阻变化层 形成的。在实施方案1中，电阻变化层是由包含金属的离子型导体制成 的。更具体地，信息存储层(电阻变化层60)布置在第一电极(下部电极)51 与第二电极(上部电极)52之间，并且信息存储层从第一电极侧起包括有 高电阻层61和离子源层62。

离子源层62是由包括从Cu、Ag和Zn构成的元素组中选择的至少 一种金属元素(原子)和从Te、S和Se构成的元素组中选择的至少一种硫 族元素(原子)的导体薄膜或半导体薄膜(例如，由GeSbTe、GeTe、GeSe、 GeS、SiGeTe或SiGeSbTe制成的薄膜和由Ag、Ag合金、Cu、Cu合金、 Zn或Zn合金制成的薄膜的多层结构)形成的。此外，高电阻层61可以 是由金属材料、稀土元素、金属材料与稀土元素的混合物的氧化物或氮 化物、或者半导体材料制成的。在实施方案1中，具体地，离子源层62 包含Cu和Te，更加具体地，离子源层62包含CuZnTeAlGe，并且高电 阻层61是由钆(Gd)的氧化物(GdO_x)制成的。这里，Cu、Ag和Zn都是这 样的元素(原子)：当它们变为阳离子时易于在离子源层62的内部或高电 阻层61的内部移动。另一方面，Te、S和Se是这样的元素(原子)：当电 流流向信息存储层60时，它们能够使离子源层62的电阻值变得小于高 电阻层61的电阻值。在离子源层62中，Cu等被用作将成为阳离子的元 素。此外，在使用Te等作为硫族元素(原子)的情况下，当电流流向信息 存储层60时，离子源层62的电阻值能够比高电阻层61的电阻值足够小， 此外，由于能够限制离子源层62的电阻值产生极大变化的部分，所以能 够提高存储操作的稳定性。离子源层62可以具有包括两层以上的多层结 构。例如，在两层结构的情况下，设置有包含从Cu、Ag和Zn组成的元 素组中选择的至少一种金属元素(原子)的薄层以及包括从Te、S和Se组 成的元素组中选择的至少一种硫族元素(原子)的导体薄膜或半导体薄膜。 在此情况下，位于高电阻层侧的薄膜可以是由包含金属元素(原子)的薄层 构成的。

此外，信息存储层60具有高电阻层61和离子源层62的多层结构。 高电阻层61含有最大量的碲(Te)作为阴离子成分，并且离子源层62包含 至少一种金属元素作为正离子化元素，并且包含从碲(Te)、硫(S)和硒(Se) 组成的元素组中选择的至少一种元素(硫族元素)(原子)作为负离子化元 素。具体地，例如，高电阻层61是由AlTe制成的，离子源层62是由 CuTeZrAlGe制成的。

在实施方案1的非易失性存储器件中，如果在两个电极上施加电压， 则离子源层62的例如电阻值或电容值等电特性发生变化，因此利用上述 特性的变化能够显现出存储功能。此外，离子源层62中的金属原子被离 子化并且扩散到高电阻层61中。因此，在高电阻层61的内部，形成了 包含许多金属原子的电流路径或者由这些金属原子形成了缺陷，从而降 低了高电阻层61的电阻值。在此时，由于离子源层62的电阻值本来就 比在存储信息(数据)之前高电阻层61中的电阻值低，所以当高电阻层61 的电阻值降低时整个非易失性存储器件的电阻值就降低，从而显现出存 储功能。

下面，将更加详细地说明实施方案1的非易失性存储器件的操作。

信息的写入

如果向第二电极52施加正电位并且向第一电极51施加负电位或零 电位，则来自离子源层62的金属原子被离子化并且扩散进入高电阻层61 的内部。因此，在高电阻层61的内部，形成了包含许多金属原子的电流 路径或者由上述金属原子形成了缺陷，从而降低了高电阻层61的电阻值。 在此时，由于离子源层62的电阻值本来就比在存储信息(数据)之前高电 阻层61中的电阻值低，所以当高电阻层61的电阻值降低时整个非易失 性存储器件的电阻值就降低。也就是说，非易失性存储器件变为开状态 (导通状态)。整个非易失性存储器件的电阻在此时成为写入电阻。

此后，当停止向第一电极51和第二电极52施加电压时，非易失性 存储器件的电阻值保持在低状态。以这样的方式，信息(数据)被记录(写 入)。

信息的擦除

如果向第二电极52施加负电位并且向第一电极51施加正电位或零 电位，则上述电流路径或缺陷就从高电阻层61的内部消失，并且高电阻 层61的电阻值升高。在此时，由于离子源层62的电阻值本来就低，所 有当高电阻层61的电阻值升高时整个非易失性存储器件的电阻值就升 高。也就是说，非易失性存储器件变为关状态(非导通状态)。整个非易失 性存储器件的电阻在此时成为擦除电阻。

此后，如果停止向第一电极51和第二电极52施加电压，则非易失 性存储器件的电阻值保持在高状态。通过这样的操作，进行信息(数据) 擦除。

通过重复上述的过程，能够反复进行非易失性存储器件的信息记录 (写入)和记录信息的擦除。

例如，通过分别使整个非易失性存储器件的电阻成为写入电阻的状 态(低电阻状态)对应于信息“1”，使整个非易失性存储器件的电阻成为 擦除电阻的状态(高电阻状态)对应于信息“0”，通过向第二电极52施加 正电位能够将存储在非易失性存储器件中的信息从“0”变成“1”；并 且通过向第二电极52施加负电位能够将存储在非易失性存储器件中的信 息从“1”变成“0”。

信息的读取

为了进行记录信息的读取，例如，向第二电极52施加正电位并且向 第一电极51施加负电位或零电位。然而，向第二电极52施加的正电位 的值被设定为低于在记录信息期间向第二电极52施加的正电位的值。由 此，能够看出非易失性存储器件的高电阻值状态和低电阻值状态，并且 能够读取存储在非易失性存储器件中的信息。在此时，对于能够读取电 阻值来说，不限于向第二电极52施加正电位，也可以向第一电极51施 加正电位。

如上所述，根据实施方案1，由于利用了具有简单结构(其中，顺次 层叠有第一电极51、第二材料层53、高电阻层61、离子源层62、第二 材料层54和第二电极52)的非易失性存储器件进行信息的记录和信息的 擦除，所以即使在非易失性存储器件小型化的情况下仍然能够容易地进 行信息的记录和信息的擦除。此外，即使没有电源，信息存储层60的电 阻值也能够被保持，因此能够长时间地保存信息。此外，由于信息存储 层60的电阻值不会由于读取而变化，所以不需要进行附加的操作，因此 能够减少附加操作的能耗。

一般来说，关于半导体器件的故障(寿命)，根据阿伦纽斯模型 (Arrhenius model)，半导体器件的应力的温度依赖性已经被广泛用于加速 寿命试验等中。这里，如果假设反应速度常数为K₀，则能够以等式(1) 表示阿伦纽斯模型(例如，参见Hiroshi Shiomi，“物理故障入门 (Introduction to Physical Failure)”，JUSE Press，1970)。

K₀＝A·exp[-E_a/(k·T)]...(1)

这里，E_a表示活化能，k表示波兹曼常数(Boltzmann constant)，T表 示绝对温度，A表示常数。

在实施方案1的非易失性存储器件中，通过在第一电极51与第二电 极52上施加电压V来改变信息存储层60的电阻值，并且通过保持低电 阻状态或高电阻状态来存储数据(信息)。作为用于保持电阻状态的寿命的 机制，通过应用上述的阿伦纽斯模型来考虑数据保持寿命模型。这里， 当V＝V₀时，在考虑使表观活化能E_a为“0”的特性电压的情况下，可以 将等式(1)变形为等式(2)。

τ＝τ₀·exp[{E_a/(k·T)}·(1-V/V₀)]...(2)

这里，τ表示保持低电阻状态的寿命(数据保持寿命)，τ₀表示频率因 子，T表示信息存储层60的温度，V表示施加至第一电极与第二电极的 电压。

此外，关于(k·T)项，通过加入由根据施加的电压V的焦耳热(Joule  heat)引起的温度a·V²(a是常数)，基于下面的等式(3)，可知：能够总体 说明由电场和焦耳热导致的数据保持寿命降低现象。

τ＝τ₀·ex_p[(Ea/{k(a·V²+T)})·(1-V/V₀)]...(3)

图3中示出了等式(2)的计算结果，图4中示出了等式(3)的计算结果。 在图3、图4和稍后将要说明的图5中的“A”代表当温度T＝-10℃时的 计算结果，“B”代表当温度T＝20℃时的计算结果，“C”代表当温度 T＝85℃时的计算结果。在此情况下，当等式(3)中的各参数值如下时，得 到图4所示的结果。

k＝8.62×10^-5(eV/K)

τ₀＝1.00×10^-9(秒)

E_a＝1.1(eV)

a＝2500(K/V²)

V₀＝0.86(V)

从该计算结果可知，如果在低电阻状态下施加至非易失性存储器件 的电压V接近于0V，那么数据保持寿命为最长；同时，如果施加更高 的电压，数据保持寿命就缩短并且电阻状态就反转为高电阻状态。这里， 需要注意的是，在等式(3)中由于焦耳热导致的a·V²项影响，即使以正方 向(第二电极变为正而第一电极变为负的方向)和负方向(第一电极变为正 而第二电极变为负的方向)中的任意方向施加电压V，数据保持寿命都会 缩短。

例如，尽管设计为电阻值从+1V的低电阻状态(设定状态)变为高电 阻状态(复位状态)，但在以+0.3V的电压进行低电阻状态(设定状态)的读 取的情况下，反复施加读取电压，由于焦耳热导致的信息存储层60的温 度上升，数据可能被反转。

然而，根据珀尔帖效应(Peltier effect)，通过在具有正珀尔帖系数的 第一材料层(p型热电材料层)53与具有负的珀尔帖系数的第二材料层(n 型热电材料层)54之间布置信息存储层60，并且使电流从第二电极52流 向第一电极51，在信息存储层60中产生的热能够在第一电极51与第二 电极52中被吸收。在等式(4)中表示了这样的原理。

Q＝∏_AB·I＝(∏_B-∏_A)·I...(4)

这里，∏表示珀尔帖系数，∏_AB表示第一材料层53、信息存储层60 和第二材料层54的整体的珀尔帖系数，∏_B表示形成第一材料层53的材 料的珀尔帖系数，∏_A表示形成第二材料层54的材料的珀尔帖系数。

此外，考虑到由珀尔帖效应产生的放热项，能够从等式(3)和等式(4) 导出等式(5)。

τ＝τ₀·exp[(E_a/{k(a·V²-∏_AB·I+T)})·(1-V/V₀)]...(5)

基于等式(5)，图5中示出了施加的电压V与数据保持寿命之间的关 系的模拟结果。当等式(5)中的各参数值如下时，得到图5所示的结果。

k＝8.62×10^-5(eV/K)

τ₀＝1.00×10^-9(秒)

E_a＝1.1(eV)

a＝2500(K/V²)

V₀＝1.9(V)

∏_AB＝2.03×10⁷(K/A)

I＝1.20×10^-5(A)

从图5能够看出，在施加大约+0.2V的电压时，数据保持寿命τ最大 化。也就是说，通过向第一电极51和第二电极52施加上述的电压来读 取信息，能够避免读干扰。如果施加更高的电压，电场效应就增大，并 且相互比较图4和图5，在+1.0V处获得几乎相同的数据保持寿命。也 就是说，在向高电阻状态转变的情况下，几乎不存在由珀尔帖效应引起 的放热的影响，并且可实现的转换速度与相关技术中的转换速度相当。 此外，在高电阻状态下，几乎没有电流流过，因此抑制了由珀尔帖效应 引起的放热。此外，从高电阻状态向低电阻状态的转变使电压的施加方 向和电流流动方向反转，并且在此时，由于珀尔帖效应在信息存储层中 发生了放热(加热)，能够预期更高速的转换。在实施方案1的非易失性存 储器件中，信息存储层60布置在具有正的珀尔帖系数的第一材料层53 与具有负的珀尔帖系数的第二材料层54之间，因此当为了读取存储在非 易失性存储器件中的信息而使电流从第二电极52流向第一电极51时， 能够抑制由于焦耳热而引起的信息存储层的温度上升。于是，在保持或 提高电阻变化的转变速度的同时，能够提高读干扰耐受度。这些原理和 效果对具有基于电压、电流或焦耳热进行转换的原理的所有电阻变化型 非易失性存储器件均是有效的。

下面，将参照图6A、图6B、图7A、图7B和图8说明实施方案1 的非易失性存储器件的制造方法。根据实施方案1的非易失性存储器件 的制造方法，在基板上顺次形成第一电极51、具有正的珀尔帖系数的第 一材料层53、信息存储层60、具有负的珀尔帖系数的第二材料层54和 第二电极52。在图中，省略了对非易失性存储器件的位于第一电极51 下方的构成元件(选择晶体管TR等)的图示和连接孔22的图示。

工序-100

首先，基于已知的方法，在硅半导体基板10上形成隔离区域11， 并且在硅半导体基板10被隔离区域11所包围的部分上形成包括栅极氧 化膜13、栅极电极12以及源极/漏极区域14A和14B的选择晶体管TR。 然后，形成第一下层绝缘层21，在第一下层绝缘层21位于源极/漏极区 域14A的上侧的部分中形成钨插头15，并且在第一下层绝缘层21上形 成读出线16。此后，在整个表面上形成对应于基板的第二下层绝缘层23， 并且在下层绝缘层21位于源极/漏极区域14B的上侧的部分中和下层绝 缘层23位于源极/漏极区域14B的上侧的部分中形成包括钨插头的连接 孔22。通过进行这样的工序，获得了被下层绝缘层21和下层绝缘层23 所覆盖的选择晶体管TR。此后，通过溅射法在对应于基板的下层绝缘层 23上形成与连接孔22相连接的第一电极51(参见图1)。

工序-110

此后，在第一电极51上，通过溅射法顺次形成第一材料层53、由 钆(Gd)的氧化物制成的厚度为3nm的高电阻层61、含有Cu和Te的厚 度为10nm的离子源层62、第二材料层54和第二电极52。

工序-120

然后，在第二电极52上形成掩模层55。更加具体地，为了形成掩 模层55，通过偏压高密度等离子体CVD(HDP-CVD)法在第二电极52上 形成厚度为50nm的SiO₂层。然后，在上述SiO₂层上形成图形化的抗蚀 剂层，通过使用光刻技术和干式蚀刻法蚀刻上述SiO₂层获得图形化的掩 模层55，随后通过氧等离子体灰化处理和有机清洗处理去除上述抗蚀剂 层。然后，使用掩模层55作为掩模，基于RIE法对第二电极52和第二 材料层54进行图形化(参见图6B)。

工序-130

此后，对信息存储层60未被掩模层55所覆盖的部分60’进行氧化(电 阻变化层无效化处理)，随后还原信息存储层60的被氧化的部分60’。

具体地，基于离子铣(ion milling)法蚀刻掉大约一半的离子源层62(参 见图7A)。这里，在离子源层62的蚀刻工序中，调节加工条件使得在整 个晶片表面上保留离子源层62的一部分是优选的。然而，局部地，即使 下层的高电阻层61的一部分露出，也不会引起特别的问题。此外，也可 以基于RIE法对离子源层62进行图形化，以此来取代以离子铣法对离子 源层62进行图形化。接着，基于等离子体氧化法对离子源层62的残留 层62’进行氧化(参见图7B)。此后，对离子源层62的残留层62’进行还 原处理(参见图8)。具体地，进行氢等离子体法(H₂等离子体还原处理法)。

工序-140

然后，基于光刻技术在离子源层62的残留层62’上形成抗蚀剂层(未 图示)，随后使用该抗蚀剂层作为蚀刻掩模，对离子源层62的残留层62’、 高电阻层61、第一材料层53和第一电极51进行图形化(蚀刻)，并去除 该抗蚀剂层。接着，通过等离子体CVD法在整个表面上形成由SiN层形 成的上层绝缘层30，随后通过化学机械研磨(chemical mechanical  polishing，CMP)法对上层绝缘层30和掩模层55进行平坦化，从而露出 第二电极52。此后，基于已知的方法，在上层绝缘层30上形成第二配线 42。通过进行这样的工序，能够获得如图1中所示的实施方案1的非易 失性存储器件。

在实施方案1的非易失性存储器件的制造方法中，信息存储层60未 被掩模层55所覆盖的部分60’被氧化，随后信息存储层60的被氧化的部 分60’被还原。也就是说，未通过使用蚀刻法等的图形化去除信息存储 层60不需要的部分，但是通过氧化劣化了该部分的信息存储层60所具 有的功能(导电性)。因此，保持了功能的信息存储层60的区域难以被损 坏。此外，由于信息存储层60的被氧化的部分60’被还原，防止了由于 保持在信息存储层60的一部分60’中的过多的氧的热扩散损坏信息存储 层60，这样的热扩散是由在非易失性存储器件的氧化工序之后的制造工 序中的加工温度等引起的。也就是说，能够防止由于氧而引起的功能区 域中劣化的发生。在此情况下，由于氧化使功能(导电性等)劣化的信息存 储层60的一部分60’即使通过还原处理也无法恢复。因此，能够减小非 易失性存储器件的电阻值变化的差异，因此能够提供具有高性能和长期 可靠性的非易失性存储器件。根据情况，通过使用蚀刻法的图形化，可 以去除信息存储层60、第一材料层53和第一电极51中的不需要的部分。

实施方案2

实施方案2是实施方案1的变型例。在实施方案1中，第一电极51 和第二电极52是由相同的材料制成的。另一方面，在实施方案2中，形 成第一电极51的材料与形成第二电极52的材料是不同的，并且形成第 一电极51的材料的塞贝克系数与形成第二电极52的材料的塞贝克系数 是不同的。具体的，第一电极51是由金(Au，塞贝克系数：6.5μV/K)制 成的，而第二电极52是由铂(Pt，塞贝克系数：0μV/K)制成的。通过如 上所述的构造，能够提高整体非易失性存储器件的冷却能力，因此能够 更进一步提高读干扰耐受度。

实施方案3

实施方案3也是实施方案1的变型例。在实施方案3中，非易失性 存储器件是由相变存储器件(PRAM)形成的。也就是说，在实施方案3中， 电阻变化层是由硫族化物材料形成的。此外，相变存储器件是利用下面 这样的事实来作为非易失性存储器件进行操作的：根据相变材料是处于 非晶态还是处于晶态，形成信息存储层(电阻变化层)的相变材料具有相差 几个数量级的不同的电阻。具体地，如果脉冲型大电流(例如，200mA， 20ns)在短时间内流向存储单元，并且随后迅速冷却该存储器件，形成电 阻变化层的相变材料变为非晶态，并且显示出高电阻。另一方面，如果 脉冲型小电流(例如，100mA，100ns)在相对长的时间内流向电阻变化层， 并且随后缓慢地冷却该存储器件，形成电阻变化层的相变材料变为晶态， 并且显示出低电阻。

在此情况下，电阻变化层可以由硫族化物材料(金属与例如Se或Te 等的化合物)制成，例如GeSbTe、ZnSe或GaSnTe等。此外，例如，电 阻变化层可以由诸如三元钙钛矿型过渡金属氧化物(PrCaMnO₃或SrTiO₃) 或者二元过渡金属氧化物(CiO、NiO、CuO、TiO₂或Fe₃O₄)等具有巨电致 电阻效应(CER效应)的材料形成。

例如，在用TiO₂形成电阻变化层的情况下，如果进行最初向非易失 性存储器件施加高电压的形成工序，则局部形成了电阻变化层的具有低 电阻的多个电流路径(丝极)。在“复位”步骤中，阳极侧(施加正电压侧) 通过所施加的电压而被氧化，并且因此电阻值上升为处于高电阻状态。 也就是说，非易失性存储器件处于关状态(非导通状态)。在此时，整个非 易失性存储器件的电阻成为擦除电阻。在“设定”步骤中，上述丝极的 阳极侧通过焦耳热被还原，并且电阻值降低为处于低电阻状态。因此， 整个非易失性存储器件的电阻值也降低了。也就是说，非易失性存储器 件变为处于开状态(导通状态)。整个非易失性存储器件的电阻在此时成为 记录电阻。通过重复上述的过程，能够重复进行非易失性存储器件上的 信息记录(写入)以及所记录信息的擦除。

即使在实施方案3的非易失性存储器件中，由于信息存储层布置在 具有正的珀尔帖系数的第一材料层与具有负的珀尔帖系数的第二材料层 之间，所以如果为了读取存储在非易失性存储器件中的信息而使电流从 第二电极流向第一电极，也能够抑制由于焦耳热而引起的信息存储层的 温度上升。于是，能够防止当反复读取信息时电阻状态改变的读干扰现 象的发生。

尽管已经说明了本发明的优选实施方案，但本发明不限于此。在实 施方案中，各种类型的多层结构和使用的材料是示例性的，并且可以进 行适当地变形。在非易失性存储器件中，信息存储层可以被构建为这样 的多层结构：其中，顺次层叠有第一磁性材料层、隧道绝缘膜和第二磁 性材料层；并且根据磁化反转状态通过改变电阻值来存储信息。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发 明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以 及改变。