具有基于行的读和/或写辅助电路的存储单元

摘要

一种电路，包括：行中的多个存储单元、至少一条写字线、以及连接到至少一条写字线和行中的多个存储单元的写辅助电路。写辅助电路包括第一电流通路和至少一条第二电流通路。至少一条第二电流通路的电流通路对应于至少一条写字线中的对应写字线。至少一条写字线中的写字线配置为，当行中的多个存储单元运行在第一模式时，选择第一电流通路，并且配置为，当行中的多个存储单元运行在第二模式时，选择至少一条第二电流通路中的第二电流通路。

说明书

技术领域

本发明总体上涉及具有基于行的读和/或写辅助电路(support circuitry) 的存储单元。

背景技术

在存储器(例如包括，静态随机存储器(SRAM)、寄存器组等等) 中通常会出现泄漏电流。通常，存储器端口(例如，读端口和/或写端口) 的数量越多，泄漏电流越大。现有的方式中有各种减小泄漏电流的方法。 例如，在一些方式中，例如通过整个存储器阵列级别上的二极管两端的电 压降，升高接地参考电平(例如，电压VSS)，和/或降低工作电源电压(例 如，电压VDD)。在一些方式中，当存储器被分段时，将整个段的电压 VSS升高和/或将电压VDD降低。在段级别或者存储器阵列级别，升高电 压VSS和/或降低电压VDD影响整个段或者存储器阵列的运行，包括功耗 和/或速度。

在一些方式中，在保留期(retention period)期间，存储单元的整个列 的读端口的位线浮动(float)，以减小泄露电流。在这些方式中，在位线 浮动期间，所有被访问的列都被禁用，并且在访问数据之前，需要将位线 升高回到电压VDD，而一旦位线升高到电压VDD，因为整个段/阵列的VDD 节点被连接在一起并且具有大电容，所以会影响动态功率。因此，影响了 存储器的速度。

在一些其他方式中，使用了高阈值电压(HVT)位单元，但是这样的 存储器访问时间还是会增加。

发明内容

为了解决上述问题，本发明提供了一种电路，包括：位于一行中的多 个存储单元；至少一条写字线；以及写辅助电路，连接到至少一条写字线， 并且连接到一行中的多个存储单元，其中，写辅助电路包括：第一电流通 路和至少一条第二电流通路，至少一条第二电流通路的电流通路对应于至 少一条写字线中的相应的写字线；以及至少一条写字线中的写字线被配置 为：当一行中的多个存储单元运行在第一模式时，选择第一电流通路，以 及当一行中的多个存储单元运行在第二模式时，选择至少一条第二电流通 路中的一条第二电流通路。

其中：第一电流通路由二极管形成，二极管的一端连接到一行中的多 个存储单元；以及至少一条第二电流通路中的一条第二电流通路由NMOS 晶体管形成，NMOS晶体管的漏极连接到一行中的多个存储单元，NMOS 晶体管的栅极连接到至少一条写字线中的一条写字线。

其中，第一电流通路和第二电流通路中的一条或者两者的结合由开关 形成，开关的一端连接到一行中的多个存储单元。

其中，写辅助电路被配置为：当一行中的多个存储单元运行在第一模 式时，连接第一电流通路和至少一条第二电流通路的节点升高一升高电压 值。

其中，升高电压值是二极管两端的电压降。

该电路进一步包括：至少一条读字线；多个读出电路中的至少一个， 多个读出电路中的至少一个的部分读出电路对应于一行中的多个存储单 元；以及至少一个读辅助电路，至少一个读辅助电路中的一个读辅助电路 连接到用于连接部分读出电路的节点。

此外，本发明还提供了一种电路，包括：位于一行中的多个存储单元； 至少一条读字线；多个读出电路中的至少一个，多个读出电路中的至少一 个的多个读出电路对应于一行中的多个存储单元；以及至少一个读辅助电 路；其中，至少一条读字线中的相应的读字线连接到至少一个读辅助电路 中的相应的读辅助电路，并且连接到多个读出电路中至少一个的多个读出 电路，从而连接到相应的读出电路；一行中的多个存储单元中的一个存储 单元连接到相应的读出电路；以及相应的读出电路被配置为：当存储单元 运行在第一存储模式中时，在第一辅助模式中运行相应的读辅助电路，以 及当存储单元运行在第二存储模式中时，在第二辅助模式中运行相应的读 辅助电路。

其中：相应的读辅助电路包括第一NMOS晶体管，第一NMOS晶体管 具有第一栅极、第一漏极、和第一源极；相应的读出电路包括第二NMOS 晶体管和第三NMOS晶体管，第二NMOS晶体管具有第二栅极、第二漏极、 和第二源极，第三NMOS晶体管具有第三栅极、第三漏极、和第三源极； 相应的读字线连接到第一栅极和第二栅极；第一漏极连接到第三源极；第 三栅极连接到存储单元的节点；第三漏极连接到第二源极；以及第二漏极 连接到一条读位线。

其中，第一NMOS晶体管被配置为：当相应的读辅助电路运行在第一 辅助模式中时，第一NMOS晶体管导通，以及当相应的读辅助电路运行在 第二辅助模式中时，第一NMOS晶体管截止。

其中，相应的读辅助电路包括开关，用于为一行中的多个存储单元提 供来自多个读出电路的电流通道。

其中，相应的读辅助电路被配置为：当相应的读辅助电路运行在第一 辅助模式中时，用作存储单元的电流通路；以及相应的读辅助电路被配置 为：当相应的读辅助电路运行在第二辅助模式中时，与相应的读出电路电 断开。

其中，存储单元经由存储单元的至少一个存储节点连接到多个读出电 路中的至少一个。

其中，相应的读辅助电路包括NMOS晶体管，NMOS晶体管被配置为： 当存储单元运行在第一存储模式中时，为连接到相应的读出电路的读位线 提供低逻辑电平，以及当存储单元运行在第二存储模式中时，浮置相应的 读出电路。

该电路进一步包括：至少一条写字线；以及写辅助电路，连接到至少 一条写字线，并且连接到一行中的多个存储单元；写辅助电路包括：第一 电流通路和至少一条第二电流通路，至少一条第二电流通路中的一条电流 通路对应于至少一条写字线中的相应的写字线。

其中，至少一条写字线中的一条写字线被配置为：当一行中的多个存 储单元运行在第一写模式中时，选择第一电流通路，以及当一行中的多个 存储单元运行在第二写模式中时，选择至少一条第二电流通路中的一条第 二电流通路。

此外，本发明还提供了一种电路，包括：位于一行中的多个存储单元； 写字线；写辅助电路，连接到写字线，并且连接到用于连接一行中的多个 存储单元的第一节点；读字线；多个读出电路，多个读出电路的相应的读 出电路对应于一行中的多个存储单元中的相应的存储单元；以及读辅助电 路，连接到读字线，并且连接到用于连接多个读出电路的第二节点。

其中，写辅助电路被配置为，当一行中的多个存储单元运行在第一写 模式中时，升高第一节点的第一节点电压，以及当一行中的多个存储单元 运行在第二写模式中时，用作第一节点的电流通路。

其中，写辅助电路包括：二极管，被配置为当一行中的多个存储单元 运行在第一写模式中时，升高第一节点电压；以及NMOS晶体管，被配置 为当一行中的多个存储单元运行在第二写模式中时，用作第一节点的电流 通路。

其中，读辅助电路被配置为：当一行中的多个存储单元运行在第一读 模式中时，用作第二节点的电流通路，以及当一行中的多个存储单元运行 在第二读模式中时，浮置第二节点。

该电路进一步包括：NMOS晶体管，NMOS晶体管被配置为：当一行 中的多个存储单元运行在第一读模式中时，用作第二节点的电流通路，以 及当一行中的存储单元运行在第二读模式中时，浮置第二节点。

附图说明

在附图和以下描述中阐明了本发明的一个或者多个实施例的细节。从 描述、附图和权利要求中可以使得其它特征和优点变得显而易见。

图1是根据一些实施例的示例性电路的示意图。

图2是示出了根据一些实施例的图1中的电路的读操作的流程图。

图3是示出了根据一些实施例的图1中的电路的写操作的流程图。

图4是示出了根据一些实施例的图1中的具有I个(其中，I是正数) 读端口的存储单元的电路图。

图5是示出了根据一些实施例的图1中的具有J个(其中，J是正数) 写端口的存储单元的电路图。

各个附图中，相似的参考标号表示相似的部件。

具体实施方式

以下将使用专用语言公开附图中所示的实施例或实例。然而，应该理 解这些实施例和实例都不旨在进行限定。公开的实施例中的任何变化和改 变，以及本申请文件公开的原理的任何其它应用对于本领域普通技术人员 通常是能够预期的。在所有实施例中可能会重复参考数字，但是即使这些 实施例使用相同的参考数字，也不意味着将一个实施例中的部件应用到另 一个实施例中。

一些实施例具有以下特点和/或优点之一或其组合。在一些实施例中， 因为未被访问的行中的接地参考电平是浮动的，而没有影响位单元的内容 或者改变位线的六管(6T)部分的静态噪声容限(SNM)，所以关于读操 作的泄露电流被减小。在一些实施例中，因为未被访问的行的6T部分的接 地参考值升高，所以关于写操作的泄露电流也被减小。当端口(例如，读 端口和/或写端口)的数量增加时，泄露电流大幅度减小。在一些实施例中， 针对每行读操作和写操作而保留泄露电流。例如，在一些实施例中，在读 操作或者写操作中，当未被访问的行中的泄露电流被减小(例如，在写操 作中)或者消除(例如，在读操作中)时，对一行进行访问。

示例性电路

图1是示出了根据一些实施例的存储单元(例如，位单元)110的运 行的示例性电路100的示意图。

存储单元110通常用在例如SRAM、寄存器组等等中的存储器阵列中。 存储单元被排列在多个行和列中，为了简化而没有示出。行和列中的存储 单元的数量根据不同配置而变化(例如，64、128、256、512个存储单元 等等)。为了示出，在本申请文件中使用具有n行(例如，从行R-1到行 R-n)和m列(例如，从列C-1到列C-m)的存储器阵列来进行描述，其 中n和m是任意整数。

晶体管P1、P2、N1、和N2形成存储单元110的交叉锁存(cross-latch)。 可选地，解释为，晶体管P 1和N1形成第一反相器(例如，反相器INV1 (未标出))，晶体管P2和N2形成第二反相器(例如，反相器INV2(未 标出))，反相器INV1和INV2形成存储单元110的交叉锁存。节点VSSWA 将晶体管N1和N2的源极和基板连接在相同行中，并且用作晶体管N1和 N2或者相同行中的存储单元110的接地参考。

在一些实施例中，当发生写访问时，数据被写到存储器阵列的行中的 所有存储单元。写字线WWL控制相同行中的所有存储单元110。写位线 WBL和WBLB将多个存储单元110连接到一列中。写位线WBL和WBLB 连同对应晶体管对N3和N4一起被通常称为存储单元110的写端口。在一 些实施例中，被插入到位线WBL和WBLB中的写周期中的数据被写到对 应存储单元110的对应节点NO和NOB，其通过写字线WWL而被激活。 存储节点NO和NOB存储对应存储单元110的数据。在一些实施例中，存 储在节点NO和NOB中的数据互为补充。例如，如果节点NO存储了Low (低)，则对应节点NOB就存储High(高)，如果节点NO存储了High， 则对应节点NOB就存储Low。在一些实施例中，当对应存储单元110没有 处于写访问模式中时，写位线WBL和WBLB被充电到High(例如，通过 充电电路，未示出)。

晶体管N3和N4用作一种机构(serve as a mechanism)，用于在写位 线WBL和WBLB以及对应节点NO和NOB之间传送数据。例如，为了写 入到存储单元110，对应写字线WWL被激活(例如，施加High)，以导 通对应晶体管N7、N3、和N4。接着，插入到写位线WBL和WBLB的数 据通过对应晶体管N3和N4被传送到对应节点NO和NOB。例如，当行 R-1(在图4中标出)的写字线WWL被激活时，行R-1中的存储单元110 的晶体管N3和N4被激活，并且行R-1中的所有写位线WBL和WBLB中 的数据都被写到对应节点NO和NOB。一旦存储单元110的数据被写到节 点NO和NOB，对应写字线WWL就被去激活(例如，以Low进行驱动)。

在一些实施例中，电路(例如，写辅助电路)120被用于存储器阵列 的行中的所有存储单元110。节点VSSWA被连接到相同行中的所有存储单 元110的晶体管N1和N2的源极，并且被连接到晶体管N7的漏极和形成 对应电路120中的二极管D的晶体管的漏极。节点VSSWA还被连接到晶 体管N1和N2的基板。电路120用作电流通路，减小了关于对应行中的存 储单元110的写操作的泄露电流。例如，当访问行(例如，行R-1)时， 其他行(例如，行R-2到行R-n)未被访问。在未被访问的行R-2到行R-n 中，字位线WWL被去激活，并且对应晶体管N7因此被截止，这样，就通 过晶体管N7将存储单元110从地电位电断开。同时，对应二极管D用作 对应存储单元110的电流通路。因此，行R-2到行R-n中对应节点VSSWA 升高一定电压(例如，对应晶体管D两端的电压降V_tD)。因为节点VSSWA 上的电压升高，所以存储单元110中的泄露电流减小。例如，当节点NO 储存了High时，晶体管N2导通，但是晶体管N1关闭，节点VSSA上的 电压升高，从而晶体管N1的基板上的电压升高。因此，在晶体管N1的工 作电压和基板的工作电压之间的电压摆幅减小，从而泄露电压减小。为了 进行说明而示出了电路120，其他能够提供电流通路和/或升高节点VSSWA 上的电压电平的电路包含在各种实施例的范围中。例如，晶体管N7可以由 开关、栅极由将读字线WWL反相的反相器进行控制的PMOS晶体管等等 代替。类似地，二极管D可以由NMOS或者PMOS晶体管代替，其栅极 由对应的调节器、参考电压等等进行控制。

在一些实施例中，当读访问发生时，来自存储器阵列的行中所有存储 单元的数据被读出。此外，读字线RWL控制了行中的所有电路115。节点 VSSRA与行中的电路115中的晶体管N6的源极相连接。电路115通常称 为读出电路，并且连同对应读位线RBL一起被通常称为对应存储单元110 的读端口。为了从节点(例如，存储单元110的节点NO)读出数据，对应 读位线RBL上的数据被检测。例如，当读出列(例如，图4中标出的列 C-1)中的存储单元110时，对应读字线RWL被激活，以导通晶体管N5 和N8，并且如果列R-1的读位线RBL被检测为High，则对应节点NO存 储Low(并且对应节点NOB存储High)。但是，如果读位线RBL被检测 为Low，则对应节点NO存储High(并且对应节点NOB存储Low)。在 一些实施例中，当对应存储单元110没有处于读访问模式时，读位线RBL 被充电到High(例如，通过充电电路，未示出)。

在一些实施例中，电路(例如，读辅助电路)130用于存储器阵列的 行中的所有存储单元110。连接到电路130的晶体管N8的栅极的读字线 RWL，被连接到对应行中的所有存储单元110中的晶体管N5的栅极。电 路130用作电流通路，用于浮动节点VSSRA，以减小/消除关于对应行中 的存储单元110的读操作的泄露电流。例如，在一些实施例中，当访问行 (例如，行R-1)时，其他行(例如，行R-2到行R-n)未被访问。在未被 访问的行R-2到行R-n中，读字线RWL被去激活，从而关闭晶体管N6。 因此，行R-2到行R-n的节点VSSRA是浮动的，并且没有来自读位线RBL 的泄漏电流穿过行R-2到行R-n中的晶体管N5和N6。为了说明而示出了 电路130，其他可以提供电流通路和/或浮动节点VSSRA的电路也包含在 各种实施例的范围内。例如，NMOS晶体管N8可以由开关或者通过反相 的读字线RWL(例如，反相的读字线RWLI)控制的PMOS晶体管等等代 替。

示例性的写方法

在一些实施例中，将数据写到存储单元110会使得数据被写入存储器 阵列中的存储单元的行中。图2是示出了根据一些实施例的将数据写到存 储单元110的行(例如，行R-1)中的方法的流程图200。在具有n行和m 列的阵列中，行R-1被称为写访问行，而行R-2到行R-n被称为未被访问 行。

在步骤210中，对应于被访问的行R-1中的存储单元110的写位线WBL 和WBLB(例如，被访问的写位线WBL和WBLB)配置为独立于(例如， 电断开)充电电路。

在步骤220中，将要写到被访问的行R-1中的存储单元110的数据被 放置在对应被访问的位线WBL和WBLB中。

在步骤230中，被访问的行R-1的写字线WWL(例如，写字线WWL (1)，未示出)被激活，从而导通了被访问的行R-1的存储单元110中的 晶体管N3和N4。写字线WWL(1)还导通了对应被访问的行R-1的电路 120的晶体管N7(例如，晶体管N7(1)，未示出)。因此，晶体管N7 (1)用作被访问的行R-1中的存储单元110的电流通路。

在一些实施例中，行R-2到行R-n的写字线WWL(例如，写字线WWL (2)到WWL(n)，未示出)处于被去激活的默认条件下，从而截止未被 访问的行R-2到行R-n中的存储单元110中的晶体管N3和N4。实际上， 去激活的写字线WWL(2)到WWL(n)阻止了未被访问的行R-2到行 R-n中的存储单元110被写入。写字线WWL(2)到WWL(n)还截止了 未被访问的行R-2到行R-n中的晶体管N7(例如，晶体管N7(2)到N7 (n)，未示出)。因此，未被访问的行R-2到行R-n(例如，二极管D(2) 到D(n)，未示出)中的二极管D用作未被访问的行R-2到行R-n中的存 储单元110的电流通路，从而导致了未被访问的行R-2到行R-n中的节点 VSSWA(例如，节点VSSWA(2)到VSSWA(n)，未示出)上的电压 电平升高电压V_tD。因此，相比于节点VSSWA(2)到VSSWA(n)没有 升高的情况，未被访问的行R-2到行R-n中的存储单元110中的泄露电流 减小。

在步骤250中，写位线WBL和WBLB中的数据被传送到(例如，写 到)对应节点NO和NOB。

在以上所示的流程图200中，激活写字线WWL(1)和去激活写字线 WWL(2)到WWL(n)可以同时完成，或者不同时完成，例如，一个步 骤在另一个步骤之前(或者之后)完成。各个实施例并不限于特定的顺序。

示例性读方法

在一些实施例中，从存储单元110读数据导致从存储器阵列的行中的 存储单元110读数据。图3是根据一些实施例的示出了从存储单元110的 行(例如，行R-1)读数据的方法的流程图300。在具有n行和m列的阵 列中，行R-1称为读访问行，行R-2到行R-n称为未被访问行。

在步骤310中，对应于被访问的行R-1中的存储单元110的读位线RBL 配置为独立于(例如，电断开)充电电路。然而，它们在被充电的电压电 平上保持为High。

在一些实施例中，对应未被访问的行R-2到行R-n的读字线RWL(例 如，读字线RWL(2)到RWL(n)，未示出)处于被去激活的默认条件 中，从而截止未被访问的行R-2到行R-n中的晶体管N5。实际上，去激活 的读字线RWL(2)到RWL(n)阻止了数据从未被访问的行R-2到行R-n 中的存储单元110被读出。去激活的读字线RWL(2)到RWL(n)还截 止了未被访问的行R-2到行R-n中的晶体管N8(例如，晶体管N8(2)到 N8(n)，未示出)。因此，未被访问的行R-2到行R-n的节点VSSRA(例 如，节点VSSRA(2)到VSSRA(n)，未示出)浮动。因为节点VSSRA (2)到VSSRA(n)浮动，所以没有电流通路穿过未被访问的行R-2到行 R-n的中的晶体管N6。换言之，关于行R-2到行R-n中的读操作的任何泄 露电流都被减小/消除。

在步骤330中，对应于被访问的行R-1的读字线RWL(例如，读字线 RWL(1)，未示出)被激活，以导通被访问的行R-1中的存储单元110 的晶体管N5(例如，行R-1中的晶体管N5(1)，未示出)。读字线RWL (1)还导通了对应于被访问的行R-1的电路130的晶体管N8(例如，晶 体管N8(1)，未示出)。因此，晶体管N8(1)用作被访问的行R-1的 晶体管N5和N6的电流通路。

在以上步骤中，行R-1中的特定列中的存储单元110的节点NO上的 数据提供了出现在对应读位线RBL上的数据。例如，如果行R-1和列C-1 中的存储单元110的节点NO(例如，节点NO(1，1)，未示出)存储LoW， 则行R-1和列C-1的晶体管N6(例如，晶体管N6(1，1)，未示出)关闭。 因此，读位线RBL(1)继续为High，对应于节点NO(1，1)的Low数据 或者节点NOB(1，1)上的High数据。然而，如果节点NO(1，1)存储High， 则导通晶体管N6(1，1)。因为读字线RWL(1)被激活，所以行R-1和列 C-1的晶体管N5(例如，晶体管N5(1，1))导通。因为晶体管N5(1，1) 和晶体管N6(1，1)导通，所以读位线RBL(1)被拉到晶体管N6(1，1) 的源极上的电压或者节点VSSRA(1)上的电压。另外，因为晶体管N8(1) 导通，所以节点VSSRA(1)(也就是晶体管N8(1)的漏极)被拉到晶 体管N8(1)的源极的电压电平，即地电平。实际上，读位线RBL(1)被 拉到地电平或者Low，对应于存储在节点NO(1，1)中的High数据或者存 储在节点NOB(1，1)中的Low数据。

在步骤340中，对应读位线RBL上的逻辑电平被检测，从而显示出存 储在对应节点NO和NOB中的数据。

图1中的电路100通常被称为一个读端口、一个写端口(例如，1R1W) 电路。例如，包括晶体管对N5和N6的电路115连同读位线RBL一起被 称为读端口。相反，NMOS晶体管对N3和N4连同对应的写位线对WBL 和WBLB一起被称为写端口。在一些实施例中，如上所述，行中的多个电 路115被连接到电路130，从而减小/消除了关于读操作的泄露电流。在一 些实施例中，如上所述，写端口与电路120和写字线WWL相关联，减小 了关于写操作的泄漏电流。电路100的各种变化(例如，一个读端口和多 个写端口、多个读端口和一个写端口、多个读端口和多个写端口等等)包 含在各个实施例的范围内。

带有读操作的电路变化的实施例

图4示出了根据一些实施例的包括I个与存储器阵列的行和列(例如， 行R-1和列C-1)中的存储单元110(例如，存储器单元110-1-1，未示出) 相关联的读端口的电路400的示意图，其中I是正数。为了简化，存储单 元110-1-1和与存储单元110-1-1的写操作相关联的电路没有示出。因为电 路400的每个存储单元110都包括I个读端口，所以电路400包括I个行(例 如，读端口的行RP-1到行RP-I)、I条读字线RWL(例如，读字线RWL 到RWL-I)、I个电路130(例如，电路130-1到130-I)、I个电路115(例 如，电路115-1到115-I)、以及I条读位线RBL(例如，读位线RBL-1到 RBL-I)。

图4中的读字线RWL与读端口的行相关联，并且连接到相同行中的晶 体管N8的栅极和读端口的电路115的晶体管N5的栅极。例如，读字线 RWL-1与行RP-1中的读端口相关联，并且连接到行RP-1中的电路130-1 的晶体管N8-1的栅极以及电路115-1的晶体管N5-1的栅极。读字线RWL-I 与行RP-I相关联，并且连接到行RP-I中的电路130-I的晶体管N8-I的栅 极以及电路115-I的晶体管N5-I的栅极，等等。

电路130的晶体管N8的漏极(还是节点VSSRA)连接到读端口的相 同行中的电路115的晶体管N6的源极。例如，对应于读端口的行RP-1的 电路130-1的晶体管N8-1的漏极连接到行RP-1中的电路115-1的晶体管 N6-1的源极。对应于行RP-I的电路130-I的晶体管N8-I的漏极连接到行 RP-I中的电路115-I的晶体管N6-I的源极，等等。

在一些实施例中，存储单元110与I条读字线RWL和I个电路130相 关联，进而与I个节点VSSRA(例如，节点VSSRA-1到VSSRA-I)相关 联。当读端口的读出不活动时(例如，行RP-1中没有被读访问的读端口)， 对应读字线(例如，读字线RWL-1)截止对应晶体管N8(例如，晶体管 N8-1)，使得对应节点VSSRA(例如，节点VSSRA-1)浮动，因此，如 上所述，泄漏电流减小。

存储单元110还与列中的I个电路115相关联，其中电路115在读端 口的行中。相同列中的电路115的晶体管N6的栅极被连接在一起，并且被 连接到存储单元110的节点。例如，对应于读端口RP-1到RP-I的行的电 路115-1到115-I的晶体管N6-1到N6-I的栅极被连接在一起，并且被连接 到存储单元(例如，存储单元110-1-1)的节点(例如，节点NO)。

读端口的行中的电路115中的晶体管N5的每个漏极都被连接到对应读 位线RBL。例如，行RP-1中的电路115-1的晶体管N5-1的漏极被连接到 读位线RBL-1，行RP-I中的电路115-I的晶体管N5-I的漏极被连接到读位 线RBL-1，等等。检测一条或者多条位线RBL上的逻辑电平，显示出存储 在对应节点NO和/或节点NOB中的数据。

在图1中，电路115中的晶体管N6的栅极连接到存储单元110的节点 NO。在一些其它实施例中，电路115中的晶体管N6的栅极连接到节点 NOB，而不是节点NO，并且节点NOB的读操作与节点NO的读操作类似。 类似地，在图4中，电路115-1到115-I连接到节点NO，但是电路115-1 到115-I可以连接到节点NOB，而不是节点NO。在一些实施例中，存储单 元110通过节点NO、节点NOB、或者节点NO以及节点NOB两个连接到 一个或者多个电路115(以及相关联的电路130和读字线RWL)。换言之， 存储单元110可以具有一个或者多个读端口，其中，该一个或者多个读端 口可以与存储节点NO和/或NOB相关联。

带有写操作的电路变化的实施例

图5示出了根据一些实施例的包括J个与存储器阵列的行和列(例如， 行R-1和列C-1)中的存储单元110(例如，存储器单元110-1-1，未示出) 相关联的写端口的电路500的示意图，其中J是正数。为了简化，没有示 出存储单元110-1-1和与存储单元110-1-1的写操作相关联的电路。

图5中的电路120-J对应于图1中的电路120。然而，电路120-J包括 J个晶体管N7(例如，晶体管N7-1到N7-J)，其栅极连接到J条写字线 WWL(例如，写字线WWL-1到WWL-J)。例如，晶体管N7-1的栅极连 接到写字线WWL-1，晶体管N7-J的栅极连接到写字线WWL-J，等等。换 言之，写字线WWL导通/截止电路120-J中的对应晶体管N7。当写字线 WWL(例如，写字线WWL-1)导通对应晶体管N7(例如，晶体管N7-1) 时，晶体管N7-1用作节点VSSWA的电流通路。例如，通过节点VSSWA 的电流流过晶体管N7-1。

写字线WWL还与晶体管对N3和N4相关联，进而与写位线对WBL 和WBLB相关联。例如，写字线WWL-1连接到晶体管N3-1和N4-1的栅 极，写字线WWL-J连接到晶体管N3-J和N4-J的栅极，等等。

每个晶体管对N3和N4都与对应写位线对WBL和WBLB相关联。例 如，晶体管对N3-1和N4-1的源极连接到对应写位线对WBL-1和WBLB-1， 晶体管对N3-J和N4-J的源极连接到对应写位线对WBL-J和WBLB-J，等 等。与存储单元110相关联的J个写端口的晶体管N3的漏极连接到存储单 元110的存储节点，与存储单元110相关联的J个写端口的晶体管N4的漏 极连接到另一个存储节点。例如，与存储单元110-1-1相关联的J个写端口 的晶体管N3-1到N3-J连接到存储单元110-1-1的节点NOB，与存储单元 110-1-1相关联的J个写端口的晶体管N4-1到N4-J连接到存储单元110-1-1 的节点NO。

当选择写端口向存储单元110写数据时，对应写字线WWL、晶体管 N7、写位线WBL、以及晶体管对N3和N4被激活。例如，当写字线WWL-J 被激活时，写字线WWL-J激活电路120-J的晶体管N7-J。相同行(例如， 行R1)中连接存储单元110的节点VSSWA将晶体管N7-J用作电流通路。 写字线WWL-J还导通了晶体管N3-J和N4-J。同时，写数据被放置于对应 写位线WBL-J和WBLB-J，接着，写数据通过对应晶体管N3-J和N4-J被 传送到节点NOB和NO。在一些实施例中，向多个写端口情况下的存储单 元110写入与向单个写端口情况下的存储单元110写入类似。例如，写入 到存储单元导致写入到存储器阵列的相同行中的多个存储单元。

在未被访问的存储器行(例如，行R-2，未标出)中，与行R-2相关 联的所有写字线WWL(例如，写字线WWL-2到WWL-J)都被激活，与 行R-2相关联的晶体管N7-2到N7-J被去激活，与行R-2相关联的二极管 D-2(未标出)用作与行R-2相关联的节点VSSWA的电流通路，与行R-2 相关联的节点VSSWA升高了电压V_tD，从而如上所述减小了泄漏电流。 在一些实施例中，当行(例如，行R-1)被访问时，其它行(例如，行R-2 到行R-n)未被访问。

已经描述了多个实施例。然而，应该了解，在不脱离各个实施例的精 神和范围的情况下可以作出各种改变。例如，所示出的特定掺杂类型(例 如，NMOS和PMOS)的各个晶体管是为了说明的目的，各个实施例并不 限于特定类型，但是为特定晶体管所选择的掺杂类型是设计选择，并且包 含在各个实施例的范围内。用于以上描述中的各个信号的逻辑电平(例如， 低或者高)也是为了示出的目的，当信号被激活和/或被去激活时，实施例 并不限于特定电平，但是选择该电平是设计选择的问题。各个晶体管和二 极管(例如，晶体管N7、N8、二极管、D等等)起到开关的作用。因此， 开关、开关电路、器件、网络等等，可以用来代替晶体管和/或二极管。

一些实施例涉及一种电路，该电路包括行中的多个存储单元、至少一 条写字线、以及连接到至少一条写字线和连接到行中的多个存储单元的写 辅助电路。写辅助电路包括第一电流通路和至少一条第二电流通路。至少 一条第二电流通路的电流通路对应于至少一条写字线中的对应写字线。至 少一条写字线中的写字线配置为，当行中的多个存储单元运行在第一模式 时，选择第一电流通路，并且配置为，当行中的多个存储单元运行在第二 模式时，选择至少一条第二电流通路中的第二电流通路。

一些实施例涉及一种电路，该电路包括行中的多个存储单元，至少一 条读字线、多个读出电路中的至少一个、以及至少一个读辅助电路。多个 读出电路中的至少一个的多个读出电路对应于行中的多个存储单元。至少 一条读字线的对应读字线连接到至少一个读辅助电路中的对应读辅助电 路，并且连接到多个读出电路中的至少一个的多个读出电路，从而连接到 对应读出电路。行中的多个存储单元中的存储单元连接到对应读出电路。 对应读出电路配置为，当存储单元运行在第一存储模式时，在第一辅助模 式中运行对应读辅助电路，并且配置为，当存储单元运行在第二存储模式 中时，在第二辅助模式中运行对应读辅助电路。

一些实施例涉及一种电路，该电路包括行中的多个存储单元、写字线、 连接到写字线和连接到用于连接行中的多个存储单元的第一节点的写辅助 电路、读字线、多个读出电路、以及连接到读字线和连接到用于连接多个 读出电路的第二节点的读辅助电路。多个读出电路的对应读出电路对应于 行中的多个存储单元中的对应存储单元。

以上方法示出了示例性步骤，但是它们没有必要按照所示顺序实施。 在适当情况下，根据所公开的实施例的精神和范围，步骤可以增加、替换、 改变顺序、和/或删除。