一种铜互连技术大马士革制造工艺中的通孔处理方法

摘要

本发明公开了一种铜互连技术大马士革制造工艺中的通孔处理方法，使用可溶于显影液的通孔填充材料采用1～3次涂布、1～3次烘烤实现铜互连技术的大马士革通孔填充；然后通过1～3次显影工艺，移除介质膜表面多余的填充材料；最后通过光刻、刻蚀、清洗工艺完成大马士革图形制造。本发明可取代业界普遍使用的通孔填充材料回刻技术，大大减少了刻蚀对绝缘介质的损伤，进一步提高绝缘材料的电学表现。

说明书

技术领域

本发明属集成电路制造工艺技术领域，具体涉及一种铜互连技术大马士革制造工艺中的通孔处理方法，适用于深亚微米/微米集成电路制造工艺技术。

背景技术

伴随集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，使得金属之间的寄生电容也越来越大，对于微处理器，芯片速度的限制主要由镀层中的电阻和寄生电容产生。其结果电阻-电容时间延迟、讯号间的相互干扰及其能量损耗等问题日益突出，为了解决电阻-电容时间延迟的问题，产业内一直使用符合IC工艺的低介电材料(介电常数2.0到4.0)，使多重金属内连线之间的介电层的介电常数比硅更低的，从而降低寄生电容；而在电阻方面，在过去的30年中，半导体工业界都是以铝作为连接器件的材料，但随着芯片的缩小，工业界需要更细，更薄的连接，而且铝的高电阻特性也越来越难以符合需求。而且在高密度特大规模集成电路的情况下，高电阻容易造成电子发生“跳线”，导致附近的器件产生错误的开关状态。也就是说，以铝作为导线的芯片可能产生无法预测的运作情况，同时稳定性也较差。在如此细微的电路上，使用低电阻的铜金属导线金属互联工艺取代原先的铝工艺，铜的传输信号速度比铝更快、而且也更加稳定。

多层连线电容的计算公式：

$$ >>C>=>2>>(>>C>1>>+>>C>v>>)>>=>2>k>>ϵ>0>>LTW>>(>>1>>W>2>\; >+>>1>>T>2>\; >)>>>$$