在半导体装置制造中减少浅沟槽隔离凹陷区形成的方法

摘要

藉由使用非常薄之氮化物抛光终止层(52)，例如，厚度不超过400埃，而消除或基本上减少浅沟隔离凹陷区之形成。非常薄之氮化物抛光终止层(52)在后续屏蔽、注入和清除步骤期间保持于位置上，以形成掺杂区域(80)，并于栅极氧化物(101)与栅极电极(100)形成前，去除该非常薄之氮化物抛光终止层(52)。

说明书

技术领域

本发明系关于制造集成电路半导体装置。本发明尤其可应用于制造具有高品质浅沟隔离(STI)而不具有或具有基本减少凹陷区(divot)形成之高集成电路半导体装置。

背景技术

当驱策着工业界将集成电路半导体装置之组件最小化时，主动区(active region)之宽度和间距已变得更小，由此而造成使用传统的硅之局部氧化(LOCOS)隔离技术之问题。一般认为STI较LOCOS为更可施行之隔离技术，因为由其性质很难造成任何LOCOS之鸟喙(bird’s beak)效应，由此而达成减少转换的差异。

习知的STI制造技术包括于半导体衬底的上表面上形成衬垫氧化物(pad oxide)；在该衬垫氧化物上形成例如氮化硅之一般具有大于1000埃厚度之氮化物抛光终止层(polish stop layer)；于该氮化物抛光终止层上形成开口；在该半导体衬底中以各向异性方式(anisotropically)蚀刻而形成沟槽；于该沟槽中形成热氧化物衬底(thermal oxide liner)，然后用譬如氧化硅之绝缘材料填充该沟槽；在该氮化物抛光终止层上形成覆盖层(overburden)。然后藉由执行化学机械抛光(CMP)而施行平面化(planarization)。于后续制程期间，氮化物层随同着衬垫氧化物一齐被去除，接着形成主动区，形成主动区之制程一般包括屏蔽、离子注入、和清洗之步骤。于此等清洗步骤期间，场氧化物(field oxide)之上角落以各向同性(isotropically)方式去除，而于该氧化填充物中留下空隙(void)或″凹陷区(divot)″。

例如，习知的STI制造技术说明于图1至4中，其中相似的特征结构标示以相似的参考号码。参照图1，衬垫氧化物11形成于半导体衬底10的上表面，而氮化硅抛光终止层12形成于该衬垫氧化物11之上，一般超过1000埃之厚度。然后使用光罩(未图标)形成开口穿过该氮化硅抛光终止层12、衬垫氧化物11，而沟槽13形成于半导体衬底10中。

接着，热氧化物衬底(未图标)形成于沟槽中，沉积绝缘材料并用CMP方法施行平面化，获得图2中所示之中间结构，参考号码20表示氧化物填充物。接着，去除氮化硅抛光终止层12和衬垫氧化物层11，并在形成主动区之前执行清除步骤。此种清除步骤获得形成如图3中所示之凹陷区30。

该STI凹陷区有各方面之问题。例如，STI凹陷区会造成高场边缘漏电，尤其是具有浅源极/汲极接面者。如图4中所示，形成于浅源极/汲极区域40上之硅化物区域41向下陡峭地生长，如参考号码42所示，形成于后级之接面深度下方造成高漏电和短路。掺杂物之隔离，很显著的是硼，于STI场边缘减少接面深度。因此，于接面硅化后，硅化物42渗透衬底而引起短路，而因此发生大的漏电流从源极/汲极接面流至井或衬底。

此外，若当凹陷区形成后而使STI边缘变成暴露，则在具有低杂质浓度之区域上形成具有低临限电压之寄生晶体管，该低杂质浓度造成于电晶之特性曲线之扭折(kink)。表现之扭折造成与所设计之电特性不同之电特性，由此而妨碍了具有均匀特性之晶体管之制造。

因此，需要一种方法能够制造具有高可靠度STI区域之高积体半导体装置，而不具有或具有基本减少之凹陷区。

发明内容

本发明为一种制造半导体装置的方法，其优点为该半导体装置包括高可靠的STI区域，该STI区域不具有或具有基本减少之凹陷区。

本发明之额外优点和其它特征将提出于下列说明中，该说明之部分内容对所属技术领域具有通常知识者而言于检验下列说明后将会很清楚，并可从施行本发明而知悉本发明。可以实现和获得详细指出于所附申请专利范围中之本发明之各优点。

依照本发明，藉由制造半导体装置的方法而部分达成上述和其它的优点。该方法包括：于该半导体衬底上形成厚度不超过400埃()之氮化物抛光终止层；于该氮化物抛光终止层中形成开口和于该衬底中形成沟槽；用绝缘材料填充该开口以在该氮化物抛光终止层上形成覆盖层；以及进行抛光以形成终止于氮化物抛光终止层的上平表面，由此而形成浅沟槽隔离区域。

本发明之各实施例包括于半导体装置衬底的上表面上形成衬垫氧化物；在该衬垫氧化物上形成例如氮化硅抛光终止层之氮化物抛光终止层，于厚度50埃至150埃，例如100埃；使用化学气相沉积法沉积譬如氧化硅之电介质绝缘材料填充该开口；然后施行化学机械抛光(CMP)藉由去除不超过20埃该氮化物抛光终止层的上表面而于该氮化物抛光终止层上有效的终止平面化。本发明之各实施例进一步包括离子注入杂质穿过该氮化物抛光终止层，以于邻接该浅沟槽隔离区域之该半导体衬底中形成杂质区域；进行蚀刻以去除填充沟槽之绝缘材料之部分的上表面，而使得于沟槽中绝缘材料的上表面基本上与该半导体衬底的上表面共平面；然后去除该氮化物抛光终止层。接着，使用习知之技术，于该衬底上形成栅极氧化物层，而在该栅极氧化物层上形成栅极电极层。

由下列之详细说明，本发明之额外的优点对于所属技术领域者而言将变得很容易明白，其中仅以显示考虑施行本发明最佳模式之方式而说明本发明之各实施例。应了解到，本发明能够有其它的和不同的实施例，以及其数个细部能够作各种显然方面之修饰，所有之修饰皆不会偏离本发明。因此，各图式和说明系说明本质，而不是用来限制本发明。

附图说明

图1至4以示意方式说明形成STI区域之习知方法依序之阶段。于图1至4中，相同之特征结构标以相同之参考号码。

图5至11以示意方式说明依照本发明之实施例方法依序之阶段。于图5至11中，相同之特征结构标以相同之参考号码。

主要组件符号说明

10  半导体衬底                11  衬垫氧化物

12  氮化硅抛光终止层          13  沟槽

20  氧化物填充物              30  凹陷区

40  源极/汲极区域                41  硅化物区域

42  陡峭生长(硅化物)

50  半导体装置(衬底)

51  衬垫氧化物

52  氮化硅蚀刻终止层

53  沟槽                         60  绝缘材料

70  STI氧化物填充物              70A 上表面

80  杂质区域(主动区域)           100 栅极电极

101 栅极氧化物

102 电介质侧壁间隔件

103 层间电介质                   104 电接触

具体实施方式

本发明提出并解决伴随着实施习知的STI方法造成于STI区域之角落形成凹陷区之问题。此种习知方法一般包括形成相对厚的氮化物抛光终止层，如大于1000埃之厚度。此厚的氮化物抛光终止层一般于STI氧化物抛光后立即去除，因为后续的步骤需要离子注入以形成主动区，而厚的氮化物薄膜阻隔此种离子注入。许多之屏蔽、注入和清洗步骤用来形成主动区，于STI区域之角落形成获得之凹陷区。解决此问题之习知方法系于STI氧化物填塞之前，寻求最小化此等凹陷区，当例如藉由最佳化后氧化物(post oxide)抛光清洗和氮化物拉回(pull-back)。然而，此等方法并未适当解决STI凹陷区之问题。

依照本发明，沉积极薄之氮化物抛光终止层(例如，氮化硅)于不大于400埃之厚度，譬如于10埃至400埃之厚度。适当的氮化硅抛光蚀刻终止层厚度为50埃至150埃，例如100埃。

较有利的是，于STI氧化物抛光后并不立即移除薄氮化物抛光终止层。而是，于包括屏蔽、离子注入和清洗步骤以形成主动区域之后续制程期间仍保留薄氮化物蚀刻终止层。使用薄氮化物蚀刻终止层足够保护该填充之沟槽角落，由此而防止于STI角落氧化物之各向同性侵蚀，否则该等角落造成凹陷区之形成。此外，因为氮化物抛光终止层为薄的，则不能阻挡离子注入。事实上，使用薄氮化物抛光终止层表示用更一致的表面来注入，因为相对裸露之硅表面快速地形成不一致之自然的氧化物(native oxide)；反之，氮化物表面颇较为稳定。因此，依照本发明之实施例，氮化物抛光终止层保持在达到形成栅极氧化物之位置，由此而保护主动硅区域，提供更较平坦的表面而防止或基本上减少凹陷区。

依照本发明实施例的方法，系示意地说明于图5至11中，其中相似之特征结构标以相似之参考号码。注意图5，当厚度为50埃至200埃，例如150埃之衬垫氧化物形成在半导体衬底50的上表面上。依照本发明之实施例，非常薄之氮化硅蚀刻终止层52形成在衬垫氧化物51上。氮化硅蚀刻终止层52一般形成于厚度50埃至150埃，例如100埃。然后藉由使用习知的光学微影术和蚀刻技术在衬底50中形成沟槽53。

于此点，虽然未显示，可形成薄热氧化物衬底该沟槽。接着，如图6中所示，藉由化学气相沉积法(CVD)沉积譬如氧化硅之绝缘材料60以填充该沟槽并于该氮化硅抛光终止层52上形成覆盖层。然后藉由CMP执行平面化，而得到图7中所示之中间结构，其中参考号码70表示STI氧化物填充物。一般施行CMP而使得当于氮化硅抛光终止层52上终止时，没有超过20埃从氮化硅抛光终止层52的上表面去除。

于习知的实施方式中，完成CMP后去除氮化硅抛光终止层，接着藉由习知的屏蔽、离子注入和清洗步骤，以形成主动区域，获得形成凹陷区。然而，依照本发明之实施例，于后续以习知之方式施行之屏蔽、离子注入和清洗步骤期间保留相对薄的氮化硅抛光终止层52，而获得形成之杂质区域80，如图8中所示，该杂质区域80最终可用于晶体管之源极/汲极区域。当氮化硅抛光终止层52相对薄时，在注入期间实际上有很少之离子阻挡。此外，氮化硅层形成稳定的表面使得于形成之杂质区能够有较大之均匀性。

接着，如藉由使用氢氟酸，去除STI氧化物填充物70的上表面，而使得上表面70A基本上与半导体衬底50的上表面共平面，获得图9中所示之中间构造。接着，如藉由使用氢氟酸而去除氮化硅抛光终止层52，然后去除该衬垫氧化物51，获得图10中所示之构造。施行后续之制程以形成如图11中所示之晶体管结构，包括覆于半导体衬底50上之栅极电极100，而在其间具有栅极氧化物101，以及电介质侧壁间隔件102(dielectric sidewall spaces)。于图11中，参考号码103表示层间电介质而组件104表示穿过电介质层至衬底50上之主动区域80之电接点。

本发明提供能够制造具有高可靠之STI区域，而不具有或具有基本减少凹陷区形成之半导体装置的方法。本发明之实施例包括策略上减少氮化硅抛光终止层之厚度低于400埃并紧接于CMP后保留该氮化硅抛光终止层，以保护沟槽角落免于当形成主动区域时于习知之实施清洗步骤期间各向同性蚀刻，以及藉由在离子注入期间保持薄氮化硅抛光终止层，而因此达成高均匀注入区域。

本发明享有在制造包含STI区域之不具有或基本上减少凹陷区形成之高积体半导体装置之工业可应用性。本发明在制造具有次微米尺寸之半导体装置上享有特殊的可应用性。

于前面的说明中，本发明参照特定的实施范例而说明。然而，很显然的对于该等实施范例可作各种的修饰和变化，而不会偏离提出于申请专利范围中之本发明之较广的精神和范围。因此，说明书和图式系相关作说明用而非作限制用。应了解到本发明能够使用各种其它的组合和实施例，并能够在此文中所表现之本发明概念之范围内作任何的改变或修饰。