具有凹沟道结构单元晶体管的半导体器件及其制造方法

摘要

本发明提供了这样的半导体器件，所述半导体器件包括：双栅外围晶体管，其具有表面沟道nMOSFET的晶体管结构和表面沟道pMOSFET的晶体管结构；以及单元晶体管，其具有带凹沟道结构的nMOSFET结构，所述单元晶体管的栅电极具有包含近似恒定浓度的N型杂质的N型多晶硅层。

说明书

技术领域

本发明涉及具有带凹沟道结构的单元晶体管的半导体器件及其制造方法。具体地，本发明涉及这样的半导体器件，所述半导体器件具有：单元晶体管，其带有凹沟道结构；外围晶体管，其具有带包含n型多晶硅的栅电极的nMOSFET结构；以及外围晶体管，其具有带包含p型多晶硅的栅电极的pMOSFET结构。

背景技术

图1是显示传统半导体器件的基本部分的示意性截面图。

图1显示了这样的半导体器件100，所述半导体器件100具有：晶体管200，其具有nMOSFET结构，其中，在P型半导体硅基片1上形成包括N型多晶硅层600的栅电极6a；以及晶体管201，其具有pMOSFET结构，其中，在N型阱区360上形成包括P型多晶硅层601的栅电极6b。

上述晶体管200具有：栅电极6a，其经由栅绝缘膜5形成在半导体硅基片1上；以及一对源/漏区3，其对应于栅电极6a。

栅电极6a具有N型多晶硅层600和金属硅化物7。在栅电极6a的上部以及两侧分别提供由氮化硅制成的绝缘膜8和9。

另外，和晶体管200一样，晶体管201具有：栅电极6b，其经由栅绝缘膜5形成在半导体硅基片1中的N型阱区360上；以及一对源/漏区4，其对应于栅电极6b。

栅电极6b具有P型多晶硅层601和金属硅化物7。在栅电极6b的上部以及两侧分别提供由氮化硅制成的绝缘膜8和9。

进一步，晶体管200和晶体管201通过器件分离部分2分开。

这些晶体管的组合通常被称作“互补MOS”(在下文中被称作“CMOS”)。

对应于晶体管200的源/漏区3包括N型杂质，并且对应于晶体管201的源/漏区4包括P型杂质。

如上所述的栅电极中包含的杂质的传导类型匹配源/漏区中包含的杂质的传导类型的晶体管被称作“表面沟道晶体管”。

在如图1所示的具有CMOS结构的半导体器件100中，晶体管200和201均由表面沟道晶体管构造(见日本专利申请公布号11-307729)。

与此同时，图2是显示另一个传统半导体器件的基本部分的示意性截面图。

图2显示了这样的半导体器件101，所述半导体器件101具有：晶体管202，其具有pMOSFET结构，其中，在N型外延层1b上形成包括P型多晶硅层的栅电极611；晶体管203，其具有nMOSFET结构，其中，在P型阱区340上形成包括P型多晶硅层的栅电极612；以及晶体管204，其具有pMOSFET结构，其中，在P型阱区340上形成包括具有凹沟道结构的P型多晶硅层610的栅电极204。

对应于晶体管202的源/漏区301由半导体硅基片1a上提供的N型外延层1b的表面上的P型高浓度杂质层形成。

进一步，和源/漏区301一起沉积P型低浓度杂质层310。

此外，对应于晶体管203的源/漏区302由P型阱区340的表面上的N型高浓度杂质层形成。

进一步，和源/漏区302一起沉积N型低浓度杂质层320。

然而，晶体管204具有凹沟道结构，对应于晶体管204的源/漏区303由N型体区341的表面上的P型高浓度杂质层形成。

进一步，和源/漏区303一起沉积P型低浓度杂质层330。

N型体区341形成在P型阱区340里面，并且P型埋层370形成在P型阱区340的下部。

进一步，凹沟道结构由绝缘膜9、P型多晶硅层610和传导层700构成，并且在传导层700的顶面和侧面上分别提供由氮化硅制成的绝缘膜800和9。

另外，晶体管202、203和204通过器件分离部分2相互分开。

如上所述，晶体管202是表面沟道晶体管，因为栅电极611包括P型多晶硅层，并且对应于pMOSFET结构的源/漏区301包含P型杂质。

另一方面，晶体管203通常被称作“掩埋沟道晶体管”，因为栅电极612包括P型多晶硅层，并且对应于nMOSFET结构的P型阱区包含P型杂质。

如上所述的具有表面沟道晶体管、掩埋沟道晶体管以及具有凹沟道结构的晶体管的半导体器件101是众所周知的(见日本专利申请公布号2002-359294)。

发明内容

然而，当上述知识被应用于诸如DRAM(动态随机存取存储器)之类的半导体器件时，却出现了问题。

所述问题是这样的：具有表面沟道型nMOSFET结构的晶体管结构和表面沟道型pMOSFET结构的晶体管结构的双栅外围晶体管，以及具有带凹沟道结构的nMOSFET结构的单元晶体管，它们的简单组合不足以实现获得的半导体器件的适当操作，因为半导体器件的操作电压波动很大。

本发明的目的是提供这样的半导体器件，所述半导体器件具有：双栅外围晶体管，其具有表面沟道型nMOSFET的结构和表面沟道型pMOSFET的结构；以及单元晶体管，其具有带凹沟道结构的nMOSFET结构，所述半导体器件具有小的操作电压波动并且操作适当。

作为敏锐检查以克服前述问题的结果，本发明的发明人已发现，这样的半导体器件克服了上述问题，在所述半导体器件中，单元晶体管栅电极N型多晶硅层中包含的N型杂质的浓度近似恒定，并且已成功完成了本发明。

具体地，本发明提供了：

[1]一种半导体器件，包含：

半导体硅基片；

器件分离部分，其在所述半导体硅基片上的预定位置处提供；

具有凹沟道结构的单元晶体管，其在所述器件分离部分规定的所述半导体硅基片处的第一区域处提供；

具有nMOSFET结构的外围晶体管，其在所述器件分离部分规定的所述半导体硅基片处的第二区域处提供；以及

具有pMOSFET结构的外围晶体管，其在所述器件分离部分规定的所述半导体硅基片处的第三区域处提供，

(A)所述具有凹沟道结构的单元晶体管包含：

(1)凹进部分，其在所述半导体硅基片上的预定位置处提供；

(2)栅绝缘膜，其与所述凹进部分的里面接触地提供；

(3)栅电极，其具有：N型多晶硅层，其与所述栅绝缘膜接触地提供；以及传导层，其与所述N型多晶硅层接触地提供；以及

(4)一对源/漏区，其包括所述半导体硅基片的表面区域上的所述栅电极的两侧处提供的N型扩散层，

(B)所述第二区域处提供的具有nMOSFET结构的外围晶体管具有：

(5)栅绝缘膜，其在所述半导体硅基片上的预定位置处提供；

(6)栅电极，其具有：N型多晶硅层，其与所述栅绝缘膜接触地提供；以及传导层，其与所述N型多晶硅层接触地提供；以及

(7)一对源/漏区，其包括所述半导体硅基片的表面区域上的所述栅电极的两侧处提供的N型扩散层，

(C)所述第三区域处提供的具有pMOSFET结构的外围晶体管具有：

(8)栅绝缘膜，其在所述半导体硅基片上的预定位置处提供；

(9)栅电极，其具有：P型多晶硅层，其与所述栅绝缘膜接触地提供；以及传导层，其与所述P型多晶硅层接触地提供；以及

(10)一对源/漏区，其包括所述半导体硅基片的表面区域上的所述栅电极的两侧处提供的P型扩散层，

所述单元晶体管中的N型多晶硅层包含近似恒定浓度的N型杂质。

进一步，本发明提供了：

[2]如上述条目[1]所述的半导体器件，其中，所述具有凹沟道结构的单元晶体管中包括的栅电极包含：N型多晶硅层，其与所述栅绝缘膜接触地提供；以及传导层，其在所述凹进部分里面和所述凹进部分之上与所述N型多晶硅层接触地提供。

进而，本发明提供了：

[3]如上述条目[1]所述的半导体器件，其中，所述具有凹沟道结构的单元晶体管中包括的栅电极包含：N型多晶硅层，其与所述栅绝缘膜接触地提供；第二多晶硅层，其在所述N型多晶硅层里面提供，并且具有小于1.0×10²⁰/cm³的杂质浓度；以及传导层，其与所述N型多晶硅层接触地提供。

更进一步，本发明提供了：

[4]如上述条目[1]所述的半导体器件，其中，所述具有凹沟道结构的单元晶体管中包括的栅电极包含：N型多晶硅层，其与所述栅绝缘膜接触地并且在所述凹进部分的里面全部之上提供；以及传导层，其与所述N型多晶硅层接触地提供。

更进一步，本发明提供了：

[5]如上述条目[1]到[4]中任何一个所述的半导体器件，其中，所述具有凹沟道结构的单元晶体管中的N型多晶硅层中包含的N型杂质的浓度从1.0×10²⁰到1.0×10²¹/cm³变动。

另外，本发明提供了：

[6]一种制造半导体器件的方法，其包含以下步骤：

(1)在半导体硅基片的预定位置处形成器件分离部分，并且形成由所述器件分离部分规定的第一区域、第二区域和第三区域；

(2)在所述器件分离部分规定的半导体硅基片的第一区域处形成凹进部分；

(3)在所述器件分离部分规定的半导体硅基片的第三区域处形成N型阱；

(4)在所述半导体硅基片的上表面、所述凹进部分的内表面和所述器件分离部分的上表面上形成栅绝缘膜；

(5)在所述栅绝缘膜上形成具有小于1.0×10²⁰/cm³的杂质浓度的多晶硅层；

(6)通过使用气相扩散方法和固相扩散方法中的至少一种在所述第一区域和所述第二区域处将N型杂质离子注入到其杂质浓度小于1.0×10²⁰/cm³的所述多晶硅层中，形成N型多晶硅层；

(7)通过在所述第三区域处将P型杂质离子注入到其杂质浓度小于1.0×10²⁰/cm³的所述多晶硅层中，形成P型多晶硅层；

(8)在步骤(6)和(7)之后，在所述N型多晶硅层和所述P型多晶硅层上形成金属硅化物膜和金属膜中的至少一种；

(9)执行蚀刻，以在所述第一区域和第二区域中的每一处形成包括所述N型多晶硅层的栅电极，并且在所述第三区域处形成包括所述P型多晶硅层的栅电极；

(10)将N型杂质离子注入到所述第一区域和第二区域中每一处形成的所述栅电极的两侧处的所述半导体硅基片的表面中，以在所述第一区域处形成具有凹沟道结构的单元晶体管，并且在所述第二区域处形成nMOSFET结构；以及

(11)将P型杂质离子注入到所述第三区域处形成的所述栅电极的两侧处的所述半导体硅基片的表面中，以在所述第三区域处形成pMOSFET结构。

进一步，本发明提供了：

[7]如上述条目[6]所述的方法，其中，在所述步骤(6)中，借助于含PH3的气体执行所述气相扩散方法，并且借助于含磷的玻璃执行所述固相扩散方法。

允许本发明提供这样的半导体器件，所述半导体器件具有小的操作电压波动并且操作适当。

附图说明

在下文中，结合例如显示了一个例子的附图，从以下说明的考虑中，本发明的上述以及其他目的和特征将显得更加充分，其中：

图1是显示传统半导体器件的基本部分的示意性截面图；

图2是显示传统半导体器件的基本部分的示意性截面图；

图3是显示根据本发明第一实施例的半导体器件的基本部分的示意性截面图；

图4是显示根据本发明第二实施例的半导体器件的基本部分的示意性截面图；

图5是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图6是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图7是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图8是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图9是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图10是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图11是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程；

图12是显示本发明的半导体器件(例子1)的基本部分的示意性截面图；

图13是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子2的制造方法的过程；

图14是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子2的制造方法的过程；

图15是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子2的制造方法的过程；

图16是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子2的制造方法的过程；

图17是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子2的制造方法的过程；

图18是显示半导体硅基片的基本部分的示意性截面图，用于解释根据比较例子的制造方法的过程；

图19是显示半导体硅基片的基本部分的示意性截面图，用于解释根据比较例子的制造方法的过程；

图20是显示半导体硅基片的基本部分的示意性截面图，用于解释根据比较例子的制造方法的过程；

图21是显示半导体硅基片的基本部分的示意性截面图，用于解释根据比较例子的制造方法的过程；以及

图22是显示比较例子的半导体器件(比较例子)的基本部分的示意性截面图。

具体实施方式

参考附图，下面来说明本发明的优选实施例。

图3是显示根据本发明第一实施例的半导体器件的基本部分的示意性截面图。

前述半导体器件102具有半导体硅基片1。

上述半导体硅基片1并不特别受到限制，并且可以是通常用于半导体器件的任何半导体硅基片。本发明中使用的半导体硅基片1能够是诸如包含诸如硼之类的P型杂质的硅片之类的商业上可用的基片。

此外，本发明中使用的半导体硅基片1在预定位置处具有器件分离部分2。

在器件分离部分2的形成方法上没有限制。器件分离部分2可以通过例如在半导体硅基片1上执行高密度等离子体CDV或类似方法形成，从而实现由氧化硅或其类似物构成的器件分离部分2。

本发明的半导体器件102具有器件分离部分2规定的半导体硅基片1的第一区域处提供的具有凹沟道结构的单元晶体管205。

如图3所示，具有凹沟道结构的单元晶体管205是具有半导体硅基片1的给定位置处提供的凹进部分的晶体管。

能够通过在半导体硅基片1上执行光刻、干蚀刻和类似的方法提供所述凹进部分。

具有凹沟道结构的单元晶体管205具有和凹进部分的里面接触地提供的栅绝缘膜5。

栅绝缘膜5通常为氧化硅、氮化硅、氧氮化硅以及类似物中的一种或多种。通过在高温下使半导体硅基片1的表面上的硅与水、氧以及类似物起反应，能够获得这样的氧化硅的栅绝缘膜。

另外，具有凹沟道结构的单元晶体管205具有这样的栅电极，所述栅电极包括与栅绝缘膜5接触地提供的N型多晶硅层620以及与N型多晶硅层620接触地提供的传导层700。

如图3所示，N型多晶硅层620的横截面具有“U”形的形状。与N型多晶硅层620的U形横截面的里面接触地提供传导层700的一个部分，而与N型多晶硅层620的上面接触地提供传导层700的另一个部分。

本发明中使用的N型多晶硅层620需要包含恒定浓度的N型杂质。

具体地，N型多晶硅层620中包含的N型杂质的浓度从1.0×10²⁰/cm³到1.0×10²¹/cm³变动。

当N型杂质的浓度小于1.0×10²⁰/cm³时，获得的半导体器件的操作电压不固定，并且半导体器件无法适当地操作。

当N型杂质的浓度大于1.0×10²¹/cm³时，在杂质区中出现了短路或类似的现象，这阻止了半导体器件的适当操作。

这样的N型杂质可以包括磷、砷和类似物。为了易于处理，N型杂质优选地为磷。

能够通过以下获得其N型杂质的浓度恒定的N型多晶硅层620。

亦即，与栅绝缘膜5接触地形成其杂质浓度小于1.0×10²⁰/cm³的多晶硅层，然后通过气相扩散方法、固相扩散方法或类似方法向多晶硅层注入诸如磷离子之类的N型杂质。

气相扩散方法是例如使PH₃气体在从650℃到750℃范围的温度下与不包含杂质的多晶硅层起反应的方法。

另外，固相扩散方法是例如使含磷的玻璃与杂质浓度小于1.0×10²⁰/cm³的多晶硅层起反应的方法。

通过使SiH₄和POCl₃在从800℃到900℃范围的温度下起反应以作用于不包含杂质的多晶硅层，能够执行使用含磷玻璃的固相扩散方法。

传导层700为诸如包括TiSi₂、CoSi₂、TaSi₂、PtSi₂和NiSi₂的金属硅化物和钨之类的金属中的一种或多种。

进一步，在N型多晶硅层620的两侧和传导层700的上表面上分别提供氮化硅或类似物的绝缘膜9和801。

进而，具有凹沟道结构的单元晶体管205具有一对源/漏区304，其包括半导体硅基片1的表面上的栅电极的两侧处提供的N型扩散层。

通过以前述栅电极用作保护掩模的方式使用诸如磷离子之类的N型杂质离子注入半导体硅基片1的表面，能够获得作为N型高浓度杂质层的每个源/漏区304。

这里，除了磷的N型高浓度杂质层之外，可以向源/漏区304适当地添加磷的N型低浓度杂质层，如图2的情况那样。

本发明的半导体器件102具有器件分离部分2规定的半导体硅基片1的第二区域处提供的具有nMOSFET结构的外围晶体管206。

如图3所示，第二区域处提供的具有nMOSFET结构的外围晶体管206具有半导体硅基片1的给定位置处提供的栅绝缘膜5。

通过在高温下使半导体硅基片1的表面上的硅与水、氧以及类似物起反应，能够获得栅绝缘膜5，如同第一区域上提供的具有凹沟道结构的单元晶体管205的情况那样。

进一步，第二区域上提供的具有nMOSFET结构的外围晶体管206具有这样的栅电极，所述栅电极包括与栅绝缘膜5接触地提供的N型多晶硅层620以及与N型多晶硅层620接触地提供的传导层700。

经由栅绝缘膜5在半导体硅基片1上提供这种N型多晶硅层620，这不同于具有凹沟道结构的单元晶体管205的前述情况。

本发明中使用的N型多晶硅层620包含其浓度近似恒定的N型杂质，如单元晶体管205的前述情况那样。

与N型多晶硅层620接触地提供传导层700。传导层700也与具有凹沟道结构的单元晶体管205中使用的相同。

进一步，在N型多晶硅层620的两侧处提供氮化硅或类似物的绝缘膜9，并且在传导层的两侧和表面上分别提供氮化硅的绝缘膜9和801。

第二区域处提供的具有nMOSFET结构的外围晶体管206具有一对源/漏区305，其包括半导体硅基片1的表面上的栅电极的两侧处提供的N型扩散层。

通过以前述栅电极用作保护掩模的方式使用诸如磷离子之类的N型杂质离子注入半导体硅基片1的表面，能够获得作为N型高浓度杂质层的每个源/漏区305。

这里，如图2的情况那样，除了N型高浓度杂质层之外，可以向源/漏区305适当地添加磷的N型低浓度杂质层。

本发明的半导体器件102具有器件分离部分2规定的半导体硅基片1的第三区域处提供的具有pMOSFET结构的外围晶体管207。

如图3所示，第三区域处提供的具有pMOSFET结构的外围晶体管207具有半导体硅基片1的给定位置处提供的栅绝缘膜5。

能够通过如单元晶体管205的那样的相同方法提供栅绝缘膜5。

进一步，第三区域上提供的具有pMOSFET结构的外围晶体管207具有这样的栅电极，所述栅电极包括与栅绝缘膜5接触地提供的P型多晶硅层621以及与p型多晶硅层621接触地提供的传导层700。

第二区域处提供的具有nMOSFET的外围晶体管206的栅电极具有N型多晶硅层620，而第三区域处提供的具有pMOSFET的外围晶体管207的栅电极则具有P型多晶硅层621，这不同于外围晶体管206的情况。

换言之，外围晶体管206和外围晶体管207都是表面沟道晶体管。

P型多晶硅层621中包含的P型杂质的浓度优选地在1.0×10²⁰/cm³到1.0×10²¹/cm³的范围。

P型杂质包括例如硼。

传导层700与具有凹沟道结构的单元晶体管205中使用的相同。

进一步，在P型多晶硅层621的两侧处提供氮化硅或类似物的绝缘膜9，并且在传导层的两侧和表面上分别提供氮化硅的绝缘膜9和801。

第三区域处提供的具有pMOSFET结构的外围晶体管207具有一对源/漏区306，其包括半导体硅基片1中提供的N型阱区350的表面上的栅电极的两侧处提供的N型扩散层。

通过以前述栅电极用作掩模的方式使用诸如硼离子之类的P型杂质离子注入半导体硅基片1的表面，能够获得作为P型高浓度杂质层的每个源/漏区306。

这里，如图2的情况那样，除了硼或类似物的P型高浓度杂质层之外，可以向源/漏区306适当地添加硼的P型低浓度杂质层。

下一步进行关于根据本发明第二实施例的半导体器件的说明。

图4是显示根据本发明第二实施例的半导体器件的基本部分的示意性截面图。

本发明的半导体器件103的构造类似于图3的情况下的本发明的半导体器件102的构造，除了图4中的第一区域处提供的具有凹沟道结构的单元晶体管208的栅电极的构造以及图4中的第二区域处提供的具有NMOSFET结构的外围晶体管209的栅电极的构造之外。

主要关于和根据第一实施例的半导体器件102的不同之处进行以下说明。

首先，图3中的根据第一实施例的半导体器件102的具有凹沟道结构的单元晶体管205的栅电极具有N型多晶硅层620和传导层700，而根据第二实施例的半导体器件103的具有凹沟道结构的单元晶体管208的栅电极则具有如上所述的N型多晶硅层620、其杂质浓度小于1.0×10²⁰/cm³的第二多晶硅层630、第三N型多晶硅层640以及传导层700。

半导体器件103的N型多晶硅层620和传导层700的构造与上述半导体器件102的相同。

如图4所示，在N型多晶硅层620和第三N型多晶硅层640之间沉积其杂质浓度小于1.0×10²⁰/cm³的第二多晶硅层630。

第二多晶硅层630中包含的杂质包括诸如磷之类的N型杂质。

另外，第三N型多晶硅层640在其中包含N型杂质，并且所述N型杂质包括例如磷。

下一步，图3中显示的半导体器件102的具有nMOSFET结构的外围晶体管206的栅电极具有N型多晶硅层620和传导层700，而图4中显示的根据第二实施例的半导体器件103的具有nMOSFET结构的单元晶体管209的栅电极则具有N型多晶硅层620、第三N型多晶硅层640以及传导层700。

N型多晶硅层620和第三多晶硅层640中包含的N型杂质的浓度优选地在1.0×10²⁰/cm³到1.0×10²¹/cm³的范围。

尽管第三多晶硅层640中包含的N型杂质的浓度不必和N型多晶硅层620的一致，但是优选地它们一致。

如半导体器件102、103以及诸如此类那样显示的本发明的半导体器件方便地可用于DRAM(动态随机存取存储器)等等。

在例子的基础上关于本发明更加详细地进行以下说明。

然而，这些例子不是为了限制本发明。

[例子1]

图5是显示半导体硅基片的基本部分的示意性截面图，用于解释根据本发明例子1的制造方法的过程。

参考附图关于例子进行以下说明。

如图5所示，在包含P型杂质的半导体硅基片1上形成器件分离部分2和N型阱区350，然后，使用光刻技术、干蚀刻技术以及类似技术以形成这样的凹进部分，所述凹进部分具有90nm的凹进部分宽度和150nm的深度。

下一步，在半导体硅基片1的表面上形成氧化硅的栅绝缘膜5，其具有10nm的厚度。

栅绝缘膜5可以由氧氮化硅膜、氮化硅膜或类似物形成。此外，形成的栅绝缘膜5可以包括一种或多种膜。

然后，使用CDV方法以在栅绝缘膜5上形成其杂质浓度小于1.0×10²⁰/cm³的多晶硅层630，如图6所示。多晶硅层630的厚度为40nm。

多晶硅层630的厚度由栅电极和传导层的侧壁在栅绝缘膜5上施加的应力适当确定，然而，厚度优选地为40nm以上。

然后，使用CDV方法以在多晶硅层630上形成保护氧化硅层500，其具有20nm的厚度，并且在那之后，进一步在其上形成光致抗蚀剂900。通过光刻技术和干蚀刻技术去除光致抗蚀剂层的不必要部分。然后，使用光致抗蚀剂层900作为保护掩模，通过光刻技术和湿蚀刻技术去除保护氧化硅层500的不必要部分，从而形成如图7所示的保护氧化物膜500。

在通过干蚀刻、灰化或其他技术去除光致抗蚀剂层900之后，多晶硅层630以保护氧化物膜500用作保护掩模的方式在以700℃的温度设置的扩散炉中用PH₃气体经受气相扩散方法，并且将磷离子注入到未被保护掩模覆盖的多晶硅层630的部分上。这样一来就形成了如图8所示的N型多晶硅层620。

N型多晶硅层620中包含的N型杂质、亦即磷的浓度在1.0×10²⁰/cm³到1.0×10²¹/cm³的范围。

然后，如图9所示，N型多晶硅层620上形成的光致抗蚀剂层900用作保护掩模，以便以在1.0×10¹⁵/cm³到1.0×10¹⁶/cm³范围的注入量用硼注入多晶硅层630，从而形成P型多晶硅层621。

在通过于蚀刻、灰化或其他技术去除光致抗蚀剂层900之后，使用PVD方法、CVD方法或类似方法以允许形成传导层700，如图10所示。

传导层700为例如硅化钨、钨金属和类似物中的一种或多种。

以光致抗蚀剂层(未显示)用作保护掩模的方式，通过光刻技术、干蚀刻技术和类似技术去除多晶硅层620、621和630以及传导层700，从而形成图11中显示的结构。

然后，在图11中显示的结构上形成氮化硅或类似物的绝缘膜，使用各向异性蚀刻方法以形成绝缘膜801的栅电极上部结构和绝缘膜9的栅电极侧壁，如图12所示。

以图12中显示的栅电极用作保护掩模的方式，向半导体硅基片1的表面注入磷离子的N型杂质，从而形成每个都由高浓度N型杂质层构成的源/漏区304和305。

同样地，向N型阱530的表面注入硼离子或类似物的P型杂质，从而形成高浓度P型杂质层的源/漏区306。

以这种过程的方式，能够实现图3中显示的本发明的例子1的结构。

这里，如图3所示，具有凹沟道结构的单元晶体管205的由包含N型杂质的多晶硅层620和传导层700构成的栅电极具有小布线电阻的特征，因为掩埋了硅化钨、钨金属或类似物。

如此获得的半导体器件102具有小的操作电压波动并且操作适当，因此能够方便地用于DRAM(动态随机存取存储器)。

例子2

例子2采用了例子1的图5到8中显示的制造方法的过程。然而，例子2中使用的半导体硅基片上提供的凹进部分具有70nm的宽度和150nm的深度，这不同于例子1的那些。

图15是半导体硅基片的截面图，用于解释根据本发明例子2的制造方法的过程。

参考附图关于例子的实施例进行以下说明。

在去除图8中显示的保护氧化物膜500之后，在多晶硅层620和630的全部之上形成具有小于1.0×10²⁰/cm³的杂质浓度的多晶硅层630，从而获得图13中显示的结构。

其杂质浓度小于1.0×10²⁰/cm³的多晶硅层630的厚度在10到20nm的范围。

这里，其杂质浓度小于1.0×10²⁰/cm³的多晶硅层630的厚度在10到20nm的范围。

其杂质浓度小于1.0×10²⁰/cm³的多晶硅层630下面形成的多晶硅层620的厚度为30nm。

下一步，如图14所示，在N型阱350之上的相应位置上形成光致抗蚀剂层900，并且使用光致抗蚀剂层900作为保护掩模，用诸如磷离子之类的N型杂质注入没有杂质的多晶硅层630，从而形成第三N型多晶硅层640。

这继之以去除光致抗蚀剂层900，并且如图15所示，在第三N型多晶硅层640上重新形成光致抗蚀剂层。

以光致抗蚀剂层900用作保护掩模的方式，用诸如硼离子之类的P型杂质注入其杂质浓度小于1.0×10²⁰/cm³并且在N型阱350之上的相应位置处形成的多晶硅层630，从而形成P型多晶硅层621。

这里，当形成第三N型多晶硅层640和P型多晶硅层621时，如果离子注入方法的能量很强，则会使诸如磷之类的N型杂质和诸如硼之类的P型杂质穿过多晶硅层640和类似层，并且会发生诸如磷之类的N型杂质和诸如硼之类的P型杂质穿透进入到半导体硅基片1的表面中。

这样的穿透的发生造成获得的半导体器件阈电压波动，这引发了半导体器件无法适当操作的问题。

因此，当半导体硅基片1之上的多晶硅层640的厚度和多晶硅层620的厚度之和例如为100nm时，磷和硼的注入能量优选地分别为10keV或以下和5keV或以下。

然后，通过干蚀刻、灰化和类似技术去除光致抗蚀剂层900，并且通过PVD方法、CVD方法或类似方法形成传导层700，如图16所示。

例子2中使用的传导层700的构造与例子1中的相同。

以使用光致抗蚀剂层(未显示)作为保护掩模的方式，通过干蚀刻、灰化和类似技术去除多晶硅层620、621和640以及传导层700，并从而形成图17中显示的结构。

如例子1的情况那样执行下面的过程，从而实现图4中显示的根据本发明第二实施例的结构。

这里，如图4所示，在具有凹沟道结构的单元晶体管208中的包括包含N型杂质的多晶硅层620、其杂质浓度小于1.0×10²⁰/cm³的第二多晶硅层630、包含N型杂质的第三多晶硅层640以及传导层700的栅电极中掩埋硅化钨、钨金属或类似物。因此，它具有小布线电阻的特征。

具有凹沟道结构的单元晶体管208的N型多晶硅层中包含的作为N型杂质的磷的浓度在1.0×10²⁰/cm³到1.0×10²¹/cm³的范围。

如此获得的半导体器件103具有小的操作电压波动并且操作适当，因此能够方便地用于DRAM(动态随机存取存储器)。

例子3

当图4中显示的半导体器件103的具有凹沟道结构的单元晶体管208的栅电极以650℃到800℃范围的温度经受加热处理时，栅电极的包含N型杂质的多晶硅层620、其杂质浓度小于1.0×10²⁰/cm³的第二多晶硅层630以及包含N型杂质的第三多晶硅层640中包含的磷被扩散，从而跨越各个区域使磷浓度均衡在从1.0×10²⁰/cm³到1.0×10²¹/cm³的范围之内。

当温度小于650℃时，难以使半导体硅基片1中包含的磷变得活跃，而当温度在800℃之上时，外围晶体管207的栅电极中的P型多晶硅层中包含的诸如硼之类的P型杂质被扩散到半导体硅基片1中，这阻止了半导体器件适当地操作。

如此获得的半导体器件104(未显示)具有小的操作电压波动并且操作适当，因此能够方便地用于DRAM(动态随机存取存储器)。

比较例子1

在图5中显示的例子1的结构中提供其杂质浓度小于1.0×10²⁰/cm³的多晶硅层630之后，在除了对应于N型阱区350的部分之外的半导体硅基片1上形成光致抗蚀剂层900。以光致抗蚀剂层900用作保护掩模的方式，用诸如硼离子之类的P型杂质注入其杂质浓度小于1.0×10²⁰/cm³的对应于N型阱区350的部分上的第二多晶硅层630，并从而形成P型多晶硅层621，如图18所示。

然后，在去除光致抗蚀剂层900之后，在P型多晶硅层621上形成另一个光致抗蚀剂层，如图19所示。以这个光致抗蚀剂层900用作保护掩模的方式，用诸如磷离子之类的N型杂质注入多晶硅层630，并从而形成N型多晶硅层620，如图19所示。

此时，凹进部分中形成的最低多晶硅层630中包含的磷或类似物的N型杂质浓度小于1.0×10²⁰/cm³。

下一步，在去除光致抗蚀剂层900之后，使用PVD方法、CVD方法或类似方法以允许生长传导层，如图20所示。

这里，比较例子1中使用的传导层的构造与例子1中的相同。

以使用光致抗蚀剂层(未显示)作为保护掩模的方式，通过光刻、干蚀刻和类似技术去除多晶硅层620、621和630以及传导层700，并从而形成图21中显示的结构。

如例子1的情况那样执行随后的过程，从而实现图22中显示的半导体器件。

在图22显示的半导体器件中，因为在具有凹沟道结构的单元晶体管的栅电极中存在耗尽层，所以半导体器件显示了大的操作电压波动，并且无法适当操作。

本发明并不限于上述实施例，并且各种改变和修改都是可能的，而不背离本发明的范围。

本申请基于2005年5月24日提交的日本专利申请号2005-151641，其整体内容特别地在此并入作为参考。