具有五氧化二钽介电层的电容器制造方法

摘要

本发明涉及一种具有五氧化二钽(Ta

说明书

发明领域

本发明涉及一种集成电路器件的制造方法，特别是一种具有五氧化二钽介电层的电容器的制造方法，适用于动态随机存取内存(DRAM)中，其在五氧化二钽中掺杂二氧化钛以降低电容器之漏电流且不会降低电容器的储存容量。

背景技术

动态随机存取内存(DRAM)是一种广泛应用的集成电路组件。目前生产线上常见的动态随机存取存储器(DRAM cell)大多是由一晶体管和一电容器所构成。我们知道，电容器是用来储存电荷以提供电子信息的，其应具有足够大的电容量，方可避免数据的流失并减低充电更新(refresh)的频率。

目前，日益高度集成化的DRAM组件，必须利用三度空间结构的叠层形电容器来实现，并且以金属—绝缘物—金属(metal-insulatoor-metal，MIM)或金属—绝缘物—半导体(metal-insulator-semiconductor，MIS)材质结构来组成电容器。其中，为了提高电容器的电容量，理论上可从：(1)增加储存电极的表面积，(2)提高介电层的介电常数，和(3)减小介电层的厚度几个方向着手。在增加储存电极表面积方面，其原理不外是形成皱褶的(rugged)表面构造，例如鳍形、树形等立体的电极构造，其相关的研究成果众多，然其制造方法、步骤都远远比传统方法复杂许多。而在减小介电层的厚度方面，现今制造的存储元件电容器多已使用极薄的介电层，然而当其厚度小于50时，却容易因直接载子隧穿(directtunneling)而产生过大的漏电流，影响组件的特性。因此，另有研究致力于寻找具有高介电常数的介电材料，以取代一般常用的氧化硅层，期能更进一步提升电容器的电容量，其中五氧化二钽(Ta₂O₅)是颇受重视的介电层材料之一。不幸地，此材料本身具有高漏电流的缺点，因此在通常做法中，会在五氧化二钽中掺杂杂质，例如硅。如此的确可降低漏电流的产生，但是掺杂硅同时会使得五氧化二钽的介电常数降低而导致电容器的电容量降低。另外，Saito等人于美国专利第4,734,340号揭示一种介电薄膜，其在含五氧化二钽的介电层中掺杂二氧化钛(TiO₂)，其中钛对钽的原子百分比(at.％)在0.1到4的范围。

以下请参照图1A至1B，说明一公知具有五氧化二钽介电层的电容器的制造方法。首先，如图1A所示，提供一基板10，例如是一硅晶圆，其上形成有晶体管组件，以及覆盖在晶体管组件上的绝缘保护层。此处为了简化，仅绘出一平整的基板10。接着，在基板10上沉积一图案化的第一导电层12，例如是一多晶硅层，以作为一电容器的储存电极12。然后，以化学气相沉积法(chemical vapor deposition，CVD)在第一导电层12与基板10上形成一介电层14，例如是掺杂硅的五氧化二钽介电层14以改善高漏电流的缺点。接下来，请参照图1B，在五氧化二钽介电质层14表面上形成第二导电层，以作为一电容器的相对电极16，其材质系一金属，例如铂(Pt)或钨(W)，如此即完成存储元件电容器的制造。然而，所述介电层中虽以掺杂硅来降低漏电流，但同时却因硅的加入而使五氧化二钽的介电常数降低，亦即降低了电容器的电容量。

发明内容

本发明的目的在于提供一种具有五氧化二钽介电层的电容器的改良制造方法，通过在介电材料中掺杂二氧化钛来降低漏电流的发生，提升组件的性质，并可维持高介电常数，使电容器保持有高的储存容量。

本发明的目的还在于提供一种具有五氧化二钽介电层的电容器制造方法，适用于动态随机存取内存中，可降低电容器中漏电流的产生，提升组件的性质。

本发明的另一目的在于提供一种具有五氧化二钽介电层的电容器制造方法，适用于动态随机存取内存中，可在降低漏电流产生的同时，维持电容器中介电材料高的介电常数使电容器保有高的储存容量。

根据所述的目的，本发明提供一种具有五氧化二钽介电层的电容器制造方法，适用于动态随机存取内存中，包括下列步骤：提供一基板，在基板形成第一导电层以作为电容器的储存电极；在第一导电层上形成一介电层，其中介电层成分为(Ta₂O₅)_1-x(TiO₂)_x且满足0.15＜x＜0.25及Ti/Ta的原子百分比比率在8.8到16.7at.％的范围；以及在介电层上形成一第二导电层以作为所述电容器的相对电极并完成所述电容器的制造。

所述的第一导电层为一金属层，选自于铂、钨中至少一种。

所述的第一导电层为多晶硅层。

所述的第二导电层为一金属层，选自于铂、钨中至少一种。

所述的电容器为一金属—绝缘物—金属(MIM)型电容器。

所述的电容器为一金属—绝缘物—半导体(MIS)型电容器。

利用低压化学气相沉积法(LPCVD)形成所述介电层。

所述的低压化学气相沉积法是以Ti(C₃H₇O)₂(C₁₁H₁₉O₂)₂及Ta(C₂H₅O)₅作为反应前驱物。

所述的化学气相沉积法是通入氩气及氧气作为运载气体，且流率分别在20到70sccm及30到200sccm的范围。

所述的低压化学气相沉积法的工作压力在0.1到10torr的范围。

所述的反应前驱物的流率均在0.1到5.0cc/min的范围。

所述的Ti(C₃H₇O)₂(C₁₁H₁₉O₂)₂的汽化温度在130到240℃的范围。

所述的Ta(C₂H₅O)₅的汽化温度在50到80℃的范围。

用来加热所述前驱物的加热管温度在150到200℃的范围。

所述的基板沉积温度在330到400℃的范围。

形成所述介电层之后，还包括在700℃的条件下，通入氧化氮气体或氮气以对所述介电层实施快速热退火处理的步骤。

所述的快速热退火处理步骤之后还包括在450℃的条件下，对所述介电层实施电浆氧化退火处理的步骤。

附图说明

图1A至1B为公知具有五氧化二钽介电层的电容器的制造方法；

图2A至2D为本发明实施例的具有五氧化二钽介电层的电容器制造方法；

图3为本发明实施例中漏电流与掺杂于Ta₂O₅的TiO₂莫耳百分比关系图；

图4为本发明实施例中介电常数与掺杂于Ta₂O₅的TiO₂莫耳百分比关系图。

具体实施方式

为让本发明的所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

以下参照图2A至2D说明本发明实施例的具有五氧化二钽介电层的电容器的制造方法，适用于动态随机存取内存(DRAM)。首先，请参照图2A，提供一基板20，例如是一硅晶圆，其上形成有半导体组件，以及覆盖在半导体组件上的绝缘保护层，其具有接触窗以露出组件的接触区。此处为了简化图式仅画出一平整的基板20。接着在基板20上形成一第一导电层22，例如是铂(Pt)、钨(W)等金属，经习知微影蚀刻制程定义其图案后，形成一金属—绝缘物—金属型(MIM)电容器的储存电极22。另外，此处储存电极22亦可使用多晶硅(poly-Si)以形成一金属—绝缘物—半导体(MIS)型电容器的储存电极。

接下来，利用具有两个液体输送系统(liquid delivery system，LDS)的化学气相沉积(CVD)设备(未画出)来实施一低压化学气相沉积(lowpressure CVD，LPCVD)以在基板20的表面及储存电极22的表面沉积一介电层24，其中分别以分解温度接近的Ti(C₃H₇O)₂(C₁₁H₁₉O₂)₂及Ta(C₂H₅O)₅作为反应前驱物，例如前者约为270℃且后者约为220℃。另外，Ti(C₃H₇O)₂(C₁₁H₁₉O₂)₂的汽化温度在130到240℃的范围且Ta(C₂H₅O)₅的汽化温度在50到80℃的范围。由于前者为固态，故此处会加入可溶性有机溶剂，例如是C₄H₈O，以将其形成液态。接着，所述前驱物的流率分别控制在0.1到5.0cc/min的范围，且再通入氩气(Ar)及氧气(O₂)作为反应所需的运运载气体体(carrier gas)，其中氩气的流率控制在20到70sccm的范围，且氧气的流率控制在30到200sccm的范围。同时，利用加热管加热这些气体与前驱物，例如在150到200℃的范围，且基板20的沉积温度控制在330到400℃的范围。在所述的制程条件下，可将工作压力控制在0.1到10torr的范围。如此一来，可形成掺杂二氧化钛的五氧化二钽介电层22，其中介电层22的成分比为(Ta₂O₅)_1-x(TiO₂)_x且满足0.15＜x＜0.25及Ti/Ta的原子百分比比率在8.8到16.7at.％的范围。在此组成的介电层22可有效地降低漏电流，且不降低介电常数。

接着，请参照图3，其画出在施加电场强度0.5MV/cm下，漏电流J与掺杂于Ta₂O₅的TiO₂莫耳百分比关系图。如图所示，当TiO₂莫耳百分比在15到25mol％范围时，亦即Ti/Ta的原子百分比比率在8.8到16.7at.％的范围，相比于没有掺杂时，漏电流降低了约两个级数。而在公知的方法中，例如Ti/Ta的原子百分比在0.1到4at.％的范围时，其漏电流相比于没有掺杂时，仅降低一个级数。

接下来，请参照图2B到2C，其分别画出在形成介电层24之后，对所述介电层22实施一快速热退火处理及一电浆氧化退火处理的步骤。如图2B所示，在700℃的条件下，通入氧化氮(N₂O)或氮气(N₂)以对介电层22实施快速热退火(rapid thermal annealing，RTA)处理以形成经高温快速热处理的介电层24a。接着，如图2C所示，在450℃的条件下，通入氧气(O₂)以对介电层24a实施电浆氧化退火(plasma oxidationannealing，POA)处理以形成经低温电浆氧化退火处理的介电层24b。如此一来，可使掺杂二氧化钛的五氧化二钽维持高的介电常数，例如在40到50的范围，近似于五氧化二钽未掺杂二氧化钛时的介电常数。

请参照图4，其画出介电常数与掺杂于Ta₂O₅的TiO₂莫耳百分比关系图。其中，在700℃下，对Ta₂O₅实施快速热退火处理并在450℃下，对Ta₂O₅实施电浆氧化退火处理。如图所示，当TiO₂莫耳百分比在15到25mol％范围时，亦即Ti/Ta的原子百分比比率在8.8到16.7at.％的范围，相比于没有掺杂时，其介电常数并不会降低。

最后，请参照图2D，在经退火处理之介电层24b表面上沉积一第二导电层26，例如是铂、钨等金属，以形成电容器之相对电极26并完成MIM电容器或MIS电容器的制造。

由所述可知，根据本发明实施例的电容器制造方法，不但可有效减少漏电流的产生而提升组件的特性，而且能维持高的介电常数而使五氧化二钽的介电常数不至于因掺杂杂质而降低，亦即电容器可维持高的储存容量。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围以权利要求为准。