70纳米多晶硅栅刻蚀－氟化+反应离子刻蚀方法

摘要

一种70纳米多晶硅栅刻蚀－氟化+反应离子刻蚀方法,本方法包括:步骤一:采用为氟化处理技术;步骤二:采用为70纳米电子束胶图形的转移技术;其在现有设备的基础上实现超微细加工,同时具有成本低和工艺简单的优点,实现了高保真度的图形转移,并具有较强的抗腐蚀能力。

说明书

本发明提供一种属于半导体技术领域，特别是指一种70纳米多晶硅栅刻蚀—氟化+反应离子刻蚀方法。

多晶硅栅的线宽和剖面形状的精密控制在CMOS器件达到70纳米(nm)-100nm时非常关键，因为多晶硅栅的线宽决定了器件的物理及电学特性，它的宽度和剖面形状的微小变化都将会给器件特性和可靠性带来明显的影响，所以它是器件制造的核心，是微细加工中的关键技术。

多晶硅栅图形成形包括两部分：一是光刻胶图形的成形，二是胶图形转移到多晶硅上。关于光刻胶图形的成形采用电子束曝光技术，应用高灵敏度的SAL-601负胶。关键是胶图形形成后如何高保真度地转移到多晶硅膜中去。如果采用常规工艺，这么精细的胶图形的转移是十分困难的。为此，我们进行了深入系统的研究，提出了一种新的氟化处理方法，并结合我们的反应离子刻蚀，实现了高保真度的图形转移，并具有强的抗腐蚀能力。

目前对70纳米多晶硅栅刻蚀—氟化+反应离子刻蚀，都是采用大型的专用设备，其不仅设备昂贵，而且得到也很不容易，所以产品的成本和价格都很高。

本发明的目的在于提供一种70纳米多晶硅栅刻蚀—氟化+反应离子刻蚀方法，其在现有设备的基础上实现超微细加工，同时具有成本低和工艺简单的优点，实现了高保真度的图形转移，并具有较强的抗腐蚀能力。

本发明一种70纳米多晶硅栅刻蚀—氟化+反应离子刻蚀方法，本方法包括：一为氟化处理技术；二为70纳米电子束胶图形的转移技术。

其中氟化处理技术包括：

(1)涂电子束胶SAL 601，胶厚500nm；

(2)前烘；

(3)电子束曝光；

(4)后烘；

(5)显影；

(6)氟化处理；

(7)氟化后固化：

其中70nm电子束胶图形的转移技术包括：

第一步去自然氧化物，采用四氟化碳(CF₄)，流量100sccm，压力750mτ，功率300w，时间10”；

第二步主刻蚀，采用混合气体组分氯气(Cl₂)/溴化氢(BHr)＝80/40(sccm)，压力300mτ，功率280w，触发后进入下一步；

第三步过刻蚀，采用混合气体组分Cl₂/BHr/氧气(O₂)＝60/80/2(sccm)，压力225mτ，功率130w，过腐蚀80％；

第四步Soft刻蚀，采用CF₄，流量100sccm，压力750mτ，功率140w，时间2”。

为进一步说明本发明的技术特征，以下结合实施例及附图对本发明作一详细描述，其中：

图1是线宽0.1微米多晶硅刻蚀后的剖面照片；

图2是亚0.1微米CMOS器件结构剖面的照片。

本发明70纳米多晶硅栅刻蚀—氟化+反应离子刻蚀方法，本方法主要包括以下两步关健技术：一为氟化处理技术；二为70纳米电子束胶图形的转移技术。

氟化技术的目的是使CF₄气体在低气压下于射频电场中电离形成等离子体，激活的氟和氟碳基与光刻胶表面反应后，提高了胶的软化温度，使在烘烤过程中，在胶表面形成一层硬壳保护层，防止了胶的变形和流动，从而获得了高的保真度，并提高胶抗蚀的能力。这一氟化技术的采用使只有0.5μm工艺水平的刻蚀机LAM Rainbow 4420完成了70nm(0.07μm)工艺水平的超微细加工。

其中氟化处理技术的具体步骤如下：

(1)涂电子束胶SAL 601，胶厚500nm；

(2)前烘105℃，2’；

(3)电子束曝光能量50kev，剂量18微库/厘米²，束流100pA；

(4)后烘105℃，2’；

(5)显影7’显影液为Microposit MF-CD 26；

(6)氟化处理条件：设备：LAM Rainbow 4420机RF功率：40w；工作压强：500mτ，Gap：1.5cm，He：50sccm，CF₄：100sccm，Time：35”；

(7)氟化后固化：135℃，25’+145℃，40’；

其中70nm电子束胶图形的转移技术是应用LAM Rainbow 4420机，采用4步RIE刻蚀工艺完成：

第一步去自然氧化物，采用CF₄，流量100sccm，压力750mτ，功率300w，时间10”；

第二步主刻蚀，采用混合气体组分Cl₂/BHr＝80/40(sccm)，压力300mτ，功率280w；

第三步过刻蚀，采用混合气体组分Cl₂/BHr/O₂＝60/80/2(sccm)，压力225mτ，功率130w，过腐蚀80％；

第四步软刻蚀，采用CF₄，流量100sccm，压力750mτ，功率140w，时间2”。

优化后的刻蚀结果具有如下优点：

(1)线宽变化＜10nm；

(2)剖面倾角＞88°角；

(3)刻蚀选择比：poly-Si/SiO₂＞150∶1，SiO₂损失＜10；

(4)低损伤：不增加结漏电。

应用本发明制作亚0.1微米器件：

图1给出了96nm多晶硅刻蚀后的SEM剖面照片。由图可见96nm多晶硅栅的剖面光滑、连续，非常陡直。

图2给出了把上述技术应用于亚0.1微米CMOS器件研制的结果。图2(a)是多晶硅栅线宽为89.9nm的剖面。图2(b)是多晶硅栅线宽为71.8nm的剖面。同样可以看到，多晶硅栅的剖面非常好。对应研制成功的70nm CMOS器件和100nm CMOS 57级环形振荡器电学特性优良。