优化体二极管反向恢复特性的超结VDMOS及制备方法

摘要

本发明涉及一种优化体二极管反向恢复特性的超结VDMOS及制备方法。常规的超结VDMOS的结构中本征地寄生着双极型晶体管NPN结构和体二极管结构，为避免该寄生NPN晶体管开启，必须减小流过P柱或体二极管上部的反向恢复电流，降低寄生NPN管基极电阻RB的两端的压降使其无法开启。本发明包括P柱及位于P柱顶部的Pbody区，其特征在于：所述P柱上部的侧壁设置有氧化层。本发明的P柱侧壁具有二氧化硅氧化层，避免了寄生的双极型NPN晶体管的开启引起的器件失效；本发明兼容超结的深槽刻蚀与深槽外延工艺，在提升体二极管反向恢复能力的同时没有增加工艺制造成本。

说明书

技术领域

本发明属于半导体器件与工艺制造领域，具体涉及一种优化体二极管反向恢复特性的超结VDMOS及制备方法。

背景技术

在高压开关应用中，需要采用具有良好特性的体二极管且耐用性强的VDMOS，但是常规的VDMOS器件较高的导通电阻增加了开关电路的静态功耗，依照超结理论(Super Junction)电荷平衡概念所设计的器件在90年代末被引入市场，它具有比常规VDMOS低得多的R_DS(on)而得到广泛应用。由于它的R_DS(on)与BV^1.3成比例，而普通器件的R_DS(on)是与BV^2.5成比例，它的R_DS(on)比普通MOSFET低很多，因此这类超结器件在高电压时的应用非常吸引人。

二极管由通态到反向阻断状态的开关过程称为反向恢复，如附图1所示，超结VDMOS的P柱与N外延层形成的本征二极管称为体二极管，在开关应用尤其电桥电路中，需要体二极管提供的反向漏极电流为电路续流，而体二极管导通后反向关断，将产生极高的电压变化率(dv/dt)，这可能会造成寄生NPN晶体管开启，因而体二极管的反向恢复过程的可靠性在该应用中极其关键。

超结VDMOS器件通过众多PN柱状结构来获得电荷平衡，这种结构同时给超结VDMOS器件的体二极管带来两个后果，一是PN结的面积大了许多，导致较大注入时Irrm和Qrr升高；二是由于PN柱结的快速耗尽带来了dv/dt的增大，导致寄生的NPN晶体管开通或是很快恢复过来。因而，普通超结VDMOS的一个缺点就是它的体二极管的反向恢复特性较差。超结VDMOS器件有着较大的反向恢复电流，并且在某些反向恢复的情况下易于失效。此外，应用电路要求体二极管还应能够承受较高的di/dt和dv/dt。即使施加缓和上升的di/dt，普通超结VDMOS器件的体二极管有时也会失效。如果体二极管的反向恢复特性较差，那么将会增加MOSFET的开通损耗，因此，对于这些应用都需要具有特性良好、耐用性强的体二极管的MOSFET。

在超结VDMOS器件中，由于制造工艺的偏差，N柱和P柱电荷的完全平衡是不可能完全实现的。Praveen M. Shenoy等人针对N柱和P柱的电荷不平衡给器件特性所带来的影响在文献《Analysis of the effect of charge imbalance on the static and dynamic characteristics of the super junction MOSFET》中进行了细致的讨论，如附图1所示，共分析了三种情况N柱和P柱的电荷完全平衡（Q_P=Q_N），P柱电荷数少于N柱电荷数（Q_P<Q_N）以及P柱电荷数多于N柱电荷数（Q_P>Q_N）。在Q_P= Q_N电荷平衡的情况下，电场峰值是在PN柱结约为结深一半的位置处，大部分电流直接流向PBODY区的接触部位，其余的电流在N⁺源极下面流过。对于Q_P<Q_N的情况下，峰值电场在结的P阱顶部，大部分电流在N⁺源区下面流过。源极下面的大电流会导致寄生NPN晶体管的开启，并且强电场和源极下的电流会导致该面积内局部过热，随着温度的升高，R_B的增大和V_BE的减小会进一步加速该寄生双极晶体管的开通问题，因此，在施加大电流或高di/dt的反向恢复期间，Q_P<Q_N的情况更容易使寄生的双极晶体管开启进而失效。当Q_P>Q_N，峰值电场处在PN柱结的底部，全部电流直接流入Pbody区的源金属电极接触区。在N⁺源区下面没有电流流过，热点处在P柱底部距离源极区很远的地方。因此这种设计使得寄生的双极晶体管最不受影响，并且在反向恢复时的耐用性也好得多，但是，这种设计的过量（P柱的电荷数超过N柱的电荷数10%）Q_P使得比导通电阻增大及击穿电压明显地下降。

发明内容

本发明提供了一种优化体二极管反向恢复特性的超结VDMOS及制备方法，能够避免寄生的双极型NPN晶体管受到体二极管反向恢复电流的影响，因而在反向恢复时的耐用性非常强。

为解决上述的技术问题，本发明采取的技术方案：一种优化体二极管反向恢复特性的超结VDMOS，包括P柱及位于P柱顶部的Pbody区，其特别之处在于：所述P柱上部的侧壁设置有氧化层。

所述氧化层厚度为50~200nm，并由Pbody区底端延伸至P柱的1/3~1/2处。

所述氧化层为二氧化硅层。

所述氧化层的形成过程包括以下步骤：

步骤一、利用外延工艺，在N⁺衬底上外延一层30~50μm的N型外延层；

步骤二、在N型外延层上淀积Si₃N₄保护层，并利用P柱光刻掩膜板对Si₃N₄保护层进行刻蚀；

步骤三、利用P柱光刻掩膜板掩膜，对在N型外延层进行深槽刻蚀，然后刻蚀出深为25~45μm的深槽；

步骤四、在深槽中外延生长出P柱，即P型外延层，其厚度为15~25μm，其中P柱的掺杂浓度为1×10¹⁵~5×10¹⁵cm^-3；

步骤五、在1000~1200℃温度下干氧氧化60~120分钟，在深槽侧壁及P型外延层的上表面处生长出50~200nm厚的氧化层；

步骤六、使用干法刻蚀，将深槽内P柱表面上方的氧化层刻蚀掉；

步骤七、在深槽中外延生长P柱，使P柱顶端与N型外延层的顶端高度相差5μm，其中P柱的掺杂浓度与步骤四相同；

步骤八、采用干法刻蚀，使最上面5μm深的氧化层及N型外延层上淀积Si₃N₄保护层完全刻蚀掉；

步骤九、在深槽中外延生长P柱5μm，其中P柱的掺杂浓度与步骤四相同，P柱与N型外延层上表面平齐。

 

与现有技术相比，本发明的有益效果：

本发明的超结VDMOS的P柱侧壁具有二氧化硅阻挡层，在体二极管反向恢复期间，有效地阻止了反向恢复电流通过P柱上部，使得所有反向恢复电流通过P柱的下部并贯穿P柱直接流入Pbody区的接触区，避免了寄生的双极型NPN晶体管的开启引起的器件失效；超结VDMOS的P柱与N柱电荷平衡受到工艺的波动，出现P柱电荷数量大于N柱即Q_P<Q_N时，由于侧壁薄氧化层的阻止，反向恢复电流仍然必须通过P柱的下部并贯穿P柱直接流入Pbody区的接触区，因而提高了工艺的稳定性与器件良率；本发明结构显著的降低了体二极管的反向恢复时间，并且使得反向恢复电流峰值Irrm降低10%；本发明兼容现有超结的深槽刻蚀与深槽外延工艺，在提升体二极管反向恢复能力的同时没有增加工艺制造成本。

附图说明

图1是常规的超结VDMOS的结构及寄生三极管和体二极管等效结构示意图；

图2是本发明的一种优化体二极管反向恢复特性的超结VDMOS的剖面结构示意图；

图3(a)~ 3(m)是具有侧壁氧化层结构的一种优化体二极管反向恢复特性的超结VDMOS的工艺制作示意图；

图4是本发明的一种优化体二极管反向恢复特性的超结VDMOS与常规超结VDMOS的仿真效果图。

其中，1、N⁺衬底、2、N型外延层、3、P柱、4、Pbody区、5、N⁺源区、6、栅氧化层、7、多晶硅栅电极、8、BPSG介质层、9、源金属电极、10、氧化层、11、Si₃N₄保护层。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

参见图2，一种优化体二极管反向恢复特性的超结VDMOS，包括P柱3及位于P柱3顶部的Pbody区4，所述P柱3上部的侧壁设置有二氧化硅氧化层。

所述二氧化硅氧化层厚度为50~200nm，并由Pbody区4底端延伸至P柱的1/3~1/2处。

上述优化体二极管反向恢复特性的超结VDMOS的制备方法，二氧化硅氧化层的形成过程包括以下步骤：

步骤一、利用外延工艺，在N⁺衬底1上外延一层30~50μm的N型外延层2；

步骤二、在N型外延层2上淀积Si₃N₄保护层11，并利用P柱光刻掩膜板对Si₃N₄保护层11进行刻蚀；

步骤三、利用P柱光刻掩膜板掩膜，对在N型外延层2进行深槽刻蚀，然后刻蚀出深为25~45μm的深槽；

步骤四、在深槽中外延生长出P柱3，即P型外延层，其深度为15~25μm，其中P柱3的掺杂浓度为1×10¹⁵~5×10¹⁵cm^-3；

步骤五、在1000~1200℃温度下干氧氧化60~120分钟，在深槽侧壁及P型外延层的上表面处生长出50~200nm厚的氧化层10；

步骤六、使用干法刻蚀，将深槽内P柱3表面上方的氧化层刻蚀掉；

步骤七、在深槽中外延生长P柱，使P柱3顶端与N型外延层2的顶端高度相差5μm，其中P柱3的掺杂浓度与步骤四相同；

步骤八、采用干法刻蚀，使最上面5μm深的氧化层及N型外延层2上淀积Si₃N₄保护层11完全刻蚀掉；

步骤九、在深槽中外延生长P柱35μm，其中P柱3的掺杂浓度与步骤四相同，P柱3与N型外延层2上表面平齐；

本发明的原理是：超结VDMOS具有一种用来优化体二极管反向恢复特性的P柱侧壁具有二氧化硅氧化层，在体二极管反向恢复期间，该侧壁二氧化硅层有效地阻止了反向恢复电流通过P柱上部，避免了寄生的双极型NPN晶体管受到体二极管反向恢复电流的影响，因而在反向恢复时的耐用性非常强，从而极大程度地抑制了寄生BJT的发射结的开启；本发明兼容现有的深槽刻蚀与深槽外延工艺，在提升体二极管反向恢复能力的同时没有增加工艺制造成本；本发明的侧壁氧化层可以用局部氧化工艺，在没有Si₃N₄保护的P柱侧壁生长二氧化硅层。

参见图1，常规的超结VDMOS的结构中本征地寄生着双极型晶体管NPN结构和体二极管结构，为避免该寄生NPN晶体管开启，在体二极管反向恢复期间，必须减小流过P柱或体二极管上部的反向恢复电流，从而降低寄生NPN管基极电阻R_B的两端的压降使其无法开启。

实施例：

一、衬底材料准备，采用电阻率为0.001Ω??cm的N⁺区熔单晶硅衬底1，其晶向为<100>；

二、在N⁺衬底上外延生长45μm电阻率为4Ω??cm的N型外延层，作为N柱层，如图3(a)所示；

三、淀积Si₃N₄保护层，并利用P柱光刻掩膜板对Si₃N₄保护层进行刻蚀；

四、利用P柱光刻掩膜板掩膜，对N型外延层深槽刻蚀出深为40μm的深槽，如图3(b)所示；

五、在深槽中外延生长P柱20μm，其中P柱的掺杂浓度为3.2×10¹⁵cm^-3，如图3(c)所示；

六、在1100℃温度下干氧生长90分钟，在深槽侧壁及P型外延层的上表面处生长出100nm厚的氧化层，如图3(d)所示；

七、使用干法刻蚀，使深槽中P柱上表面的氧化层完全刻蚀掉，如图3(e)所示

八、在深槽中外延生长P柱15μm，其中P柱的掺杂浓度为3.2×10¹⁵cm^-3，如图3(f)所示；

九、采用干法刻蚀，使最上面5μm深的氧化层及Si₃N₄保护层完全刻蚀掉，如图3(g)所示；

十、在深槽中外延生长P柱5μm，其中P柱的掺杂浓度为3.2×10¹⁵cm^-3，P柱与N柱上表面平齐，如图3(h)所示； 

十一、采用120KeV的能量注入剂量为5.2×10¹³cm^-2硼离子，并在1000℃的高温下推结120分钟形成Pbody区4，如图3(i)所示；

十二、在1100℃温度下90分钟干氧生长100nm厚的栅氧化层6，之后淀积400nm厚的多晶硅，并使用干法刻蚀多晶硅形成多晶硅栅电极7，如图3(j)所示；

十三、采用80KeV的能量注入剂量为3×10¹⁵cm^-2的砷离子，并在900℃的温度下推结30分钟形成N⁺源区5，如图3(k)所示；

十四、淀积2μm厚的BPSG层8，在950℃氮气氛围下回流30分钟，并刻蚀形成接触孔，如图3(l)所示；

在整个器件的上表面淀积一层铝，并刻蚀铝形成源电极9，钝化，背面金属化形成漏电极，如图3(m)所示。