一种用于宇航用叠层封装器件的破坏性物理分析方法

摘要

一种用于宇航用叠层封装器件的破坏性物理分析方法，包含如下步骤：步骤1，对叠层封装器件的钽屏蔽外壳进行检查，如果叠层封装器件不具有钽屏蔽外壳，进入步骤2；如果叠层封装器件具有钽屏蔽外壳，则对钽屏蔽外壳进行检查；步骤2，对封装在叠层封装器件最外层的具有实现电学连接功能的金导带进行外观检查；步骤3，对叠层封装器件进行X光检查；步骤4，对叠层封装器件的可焊性和耐焊接热检查；步骤5，步骤4抽样剩下的叠层封装器件中，取不少于50%的叠层封装器件进行逐层去除法检查，检查叠层封装器件的内部基片；步骤6，对未进行步骤5检查的叠层封装器件进行剖面检查；步骤7，对叠层封装器进行材料分析。

说明书

技术领域

本发明涉及一种破坏性物理分析（DPA destructive physical analysis）方法，尤其是一种用于宇航用叠层封装器件的破坏性物理分析方法。

背景技术

DPA的实施为验证电子元器件的设计、结构、材料、制造的质量和工艺情况是否满足预订用途或有关规范的要求，以及是否满足元器件规定的可靠性和保障性，对元器件样品进行解剖，以及在解剖钱后进行一些列检验和分析的全过程。DPA是顺应电子系统对元器件可靠性要求原来越高的需求而发展起来的一种本着提高元器件质量，保证整个电子系统的可靠性为目的的重要技术手段。

目前的DPA方法主要是依据国军标GIB4027A和美军标MIL-1580B进行，其中主要规定了空封集成电路、电阻、电容、机电类器件的相关方法。对于集成电路主要是规定了外观检查、X光检查、PIND、内部气氛分析、内部目检、SEM（扫描电子显微镜）检查、键合强度和芯片剪切共9项。随着元器件的发展目前出现了大量的采用新工艺、新封装的复杂元器件，特别是多个塑封器件的叠层封装的出现给现有的DPA方法带来了很大的挑战。没有针对叠层封装器件的相关DPA方法要求，特别是没有针对宇航用叠层封装元器件的相关要求和方法。

叠层封装器件是指采用3D封装方法，将多个塑封器件采用叠层方式封装后，在封装后的整体上制作外引出管脚，并通过器件表面的金导带实现器件外管脚和内部塑封基片直接的连接。该器件的演变有两种常见模式：1、在器件内部不是直接封装塑封基片，而是将一个或多个塑封基片和电容器、或电阻器等器件安装在PCB基板上后，再将多个组合好的PCB基板用叠层方式安装。2、该器件为提高宇航应用的可靠性，提高器件抗总剂量辐射的能力，在器件外面安装钽屏蔽外壳。

目前的国军标GJB4027A和美军标MIL-STD-1580B均未明确规定此类叠层封装器件的破坏性物理分析方法。

其中，美军标MIL-STD-1580B为用于电子、电磁、机电部件的破坏性物理分析方法；国军标GJB4027A为军用电子元器件破坏性物理分析方法；国军标GJB548A为微电子器件试验方法和程序；国军标GJB 2725 为校准实验室和测试实验室通用要求；航空工业行业标准QJ2860-1996为对印刷电路板孔金属化工艺技术要求；航空工业行业标准QJ1889-1990为印刷电路板孔金相检验方法。

发明内容

本发明的目的在于解决现有技术中的上述不足，提供了一种用于宇航用叠层封装器件的破坏性物理分析方法。

针对叠层封装器件体积小、密度高的特点以及宇航应用元器件的特殊要求，使用该DPA方法可以有效分析宇航用叠层封装器件的性能优劣。

为了实现上述目的，本发明的技术方案为：一种用于宇航用叠层封装器件的破坏性物理分析方法，从一批叠层封装器件中抽取10%进行破坏性物理分析，如图20所示，其特征在于包含如下步骤：

步骤1，对叠层封装器件的钽屏蔽外壳进行检查，如果叠层封装器件不具有钽屏蔽外壳，进入步骤2；如果叠层封装器件具有钽屏蔽外壳，则对钽屏蔽外壳进行检查；

步骤2，如图1所示，对封装在叠层封装器件最外层的具有实现电学连接功能的金导带进行外观检查；

步骤3，对叠层封装器件进行X光检查；

步骤4，对叠层封装器件的可焊性和耐焊接热检查：通过步骤1-3检查的叠层封装器件中，至少抽样2个先后进行可焊性检查和耐焊接热检查，记录试验结果，该项试验按照相关标准进行；

步骤5，步骤4抽样剩下的叠层封装器件中，取不少于50%的叠层封装器件进行逐层去除法检查，检查叠层封装器件的内部基片；

步骤6，对未进行步骤5检查的叠层封装器件进行剖面检查；

步骤7，对叠层封装器进行材料分析，内部焊点应当使用含铅量大于3%的铅锡焊料，否则该叠层封装器件不合格，该要求为航天应用特殊要求，其他应用背景均无此要求；

步骤8，如果通过步骤1-7检查的叠层封装器的合格数量占到总数量的80%，即合格率达到80%，则表明该批产品是合格的，符合航空航天器件的要求。

本发明的有益效果：

（1）本发明针对宇航用叠层封装器件的特点，在原有破坏性物理分析方法基础上，增加了多个检查步骤，全面检验了器件的可靠性、实用性，通过全面多项检测，确保了器件合格可靠，符合航空航天器件的要求；

（2）本发明提出了很多的检测点和检测判据，并且引入了很多宇航用PCB板相关判据和标准作为检查依据，形成了针对宇航应用的DPA方法；

（3）本发明具有全面性、和可操作性于一体。适合目前国内大部分满足国军标GJB2725试验室体系的DPA试验室实际操作。

附图说明

图1为叠层封装器件的外观视图；

图2为不合格的叠层封装器件的金导带裂缝视图；

图3为使用100倍放大镜检查到的不合格的叠层封装器件的金导带棱边位置处的裂缝视图；

图4为叠层封装器件金导带棱边裂缝扫描电镜视图；

图5为合格的叠层封装器件的钽外壳接缝视图；

图6为不合格的叠层封装器件的钽外壳接缝视图；

图7为合格的叠层封装器件的X光检查视图；

图8为内部有焊锡融化的不合格的叠层封装器件的X光检查视图；

图9为钽屏蔽外壳和基体间存在缝隙的不合格的叠层封装器件的X光检查视图片；

图10为去掉顶层表面金导带的叠层封装器件的内部检查视图；

图11为采用化学法将叠层封装器件的内部基片暴露的视图；

图12为采用研磨发将叠层封装器件的上层基片去除后的视图；

图13为去除上层基片后，再次使用化学法暴露叠层封装器件的下层芯片的视图；

图14为打开钽屏蔽外壳后叠层封装器件视图；

图15为叠层封装器件的剖面视图；

图16为叠层封装器件的剖面局部放大视图；

图17为叠层封装器件的芯片焊点检查视图；

图18为叠层封装器件的表面金导带剖面照片；

图19为叠层封装器件的内部基片引线和表面金导带连接形貌视图；

图20为本发明的流程框图。

具体实施方式

下面结合附图与实施例对本发明作进一步的说明。

本发明的实施例参考图1-20所示。

一种用于宇航用叠层封装器件的破坏性物理分析方法，从一批叠层封装器件中抽取10%进行破坏性物理分析，包含如下步骤：

步骤1，对叠层封装器件的钽屏蔽外壳进行检查，如果叠层封装器件不具有钽屏蔽外壳，进入步骤2；如果叠层封装器件具有钽屏蔽外壳，则对钽屏蔽外壳进行检查，具体包括如下步骤：

步骤1.1，如图5、6所示，对钽屏蔽外壳进行外观检查：对钽屏蔽外壳接缝处的间隙进行检查，如果钽屏蔽外壳间隙超过钽片厚度的50%，则该叠层封装器件不合格；

步骤1.2，如图9所示，对钽屏蔽外壳进行X光检查：检查钽屏蔽外壳的钽片之间是否存在缝隙，如果缝隙大小超过钽片厚度的50%，则该叠层封装器件不合格；

步骤1.3，对钽屏蔽外壳的粘接情况进行检查：如果钽屏蔽外壳粘接胶小于应粘接面积的90%，则该叠层封装器件不合格；

步骤1.4，如图14所示，去除钽屏蔽外壳：采用热板加热叠层封装器件，在160℃条件下加热20分钟，随后在热板上采用机械法从钽片粘接底部将钽片翘起，去除钽屏蔽外壳。

步骤2，如图1所示，对封装在叠层封装器件最外层的具有实现电学连接功能的金导带进行外观检查，具体包括如下步骤：

步骤2.1，采用国军标GJB548A-2010 中提出的方法和标准对叠层封装器件本体、引线和尺寸的进行检查，判断该叠层封装器件是否合格；步骤2.2，如图2所示，采用30倍放大镜对金导带进行检查，如果金导带出现起皮、裂缝或缺损超过金导带宽度50%，则该叠层封装器件不合格；

步骤2.3，如图3所示，采用100倍放大镜对金导带的棱边处进行检查，如果金导带出现起皮、裂缝或缺损超过金导带宽度50%，则该叠层封装器件不合格；

步骤2.4，如果在步骤2.2步骤2.3中无法确认金导带是否出现起皮、裂缝或缺损超过金导带宽度50%，如图4所示，使用扫描电子显微镜确认，如果确认超过，则该叠层封装器件不合格。

步骤3，对叠层封装器件进行X光检查，具体包括如下步骤：

步骤3.1，对叠层封装器件的内部塑封基片按照美军标MIL-STD-1580B方法16.1进行检查，判断该叠层封装器件是否合格；

步骤3.2，如图7、8所示，检查各个内部塑封基片的管脚之间是否有多余物，基片之间是否有导电多余物，如果存在导电多余物，则该叠层封装器件不合格；

步骤3.3，如果叠层封装器件的内部采用PCB板安装，对PCB板上各个器件的焊点进行检查，如果焊点不饱满、无光泽或焊点松动，则该叠层封装器件不合格；如果由于焊点尺寸过大或焊点存在毛刺，使得各个焊点之间的绝缘间距不小于设计间距的50%，则该叠层封装器件不合格。

步骤4，对叠层封装器件的可焊性和耐焊接热检查：通过步骤1-3检查的叠层封装器件中，至少抽样2个先后进行可焊性检查和耐焊接热检查，记录试验结果，该项试验按照相关标准进行。

步骤5，步骤4抽样剩下的叠层封装器件中，取不少于50%的叠层封装器件进行逐层去除法检查，检查叠层封装器件的内部基片，具体包括如下步骤：

步骤5.1，如图10、11所示，从叠层封装器件顶部将表面的金导带层磨去，露出内部基片，采用化学法暴露最上层基片芯片；

步骤5.2，对该基片的芯片按照美军标MIL-STD-1580B方法16依次进行内部目检、SEM（扫描电子显微镜）检查、键合拉力试验，判断该叠层封装器件是否合格；

步骤5.3，如图12、13所示，去除该基片，暴露其下层基片的芯片，对该基片的芯片按照美军标MIL-STD-1580B方法16依次进行内部目检、SEM（扫描电子显微镜）检查、键合拉力试验，判断该叠层封装器件是否合格；

步骤5.4，重复步骤5.3，直到对每一片基片完成检查；

步骤5.5，如果叠层封装器件内部安装有PCB器件，根据美军标MIL-STD-1580B方法10的外观检查要求检查电容器，按照美军标MIL-STD-1580B方法18的外观检查要求检查电阻器，判断该叠层封装器件是否合格。

步骤6，对未进行步骤5检查的叠层封装器件进行剖面检查，具体包括如下步骤：

步骤6.1，如图15所示，根据美军标MIL-STD-1580B方法10的外观检查要求检查电容器、按照美军标MIL-STD-1580B方法18的外观检查要求检查电阻器，判断该叠层封装器件是否合格；

步骤6.2，如图18所示，检查叠层封装器表面金导带镀层的质量，测量镀层的厚度，按照器件手册判断该叠层封装器件是否合格，如果金导带中Ni层厚度为3.5～5.5um，Au层厚度为1.5～2.5um，则该叠层封装器件合格；

步骤6.3，如图16、17所示，对于内部采用PCB板的叠层封装器，需要对PCB板上的焊点、金属布线和通孔金属化进行检查，按照宇航用PCB板和PCB板安装规范检查PCB板上的焊点、金属布线，此处要求均为航天要求，宇航用的PCB板和PCB安装规范与常规的规范有较大不同，采用航空工业行业标准QJ2860-1996中4.1.6对通孔金属化厚度进行检查，采用航空工业行业标准QJ1889-1990对通孔金属化质量进行检查，判断该叠层封装器件是否合格；

步骤6.4，如图19所示，对叠层封装器内部和金导带连接的引线以及表面的金导带之间的连接情况进行检查，如果内部引线和表面金导带之间存在超过导线直径50%的空洞或未连接，则该叠层封装器件不合格。

步骤7，对叠层封装器进行材料分析，内部焊点材料应当使用含铅量大于3%的铅锡焊料，否则该叠层封装器件不合格，该要求为航天应用特殊要求，其他应用背景均无此要求。

步骤8，如果通过步骤1-7检查的叠层封装器的合格数量占到总数量的80%，即合格率达到80%，则表明该批产品是合格的，符合航空航天器件的要求。

其中，不合格的封装器件将被拒收。

以上所述实施方式仅表达了本发明的一种实施方式，但并不能因此而理解为对本发明范围的限制。应当指出，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。