首页> 外文OA文献 >Formal verification of VHDL using VHDL-like ACL2 models

【2h】

Formal verification of VHDL using VHDL-like ACL2 models

机译：使用类似VHDL的ACL2模型对VHDL进行形式验证

页面导航

著录项
相似文献
相关主题

著录项

作者
Dominique Borrione; Philippe Georgelin;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Formal Verification of ECCs for Memories Using ACL2 [J] . Naseer Mahum, Ahmad Waqar, Hasan Osman Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2020,第5期

机译：使用ACL2的记忆的ECC正式验证
2. Design and Application of a Formal Verification Tool for VHDL Designs [J] . Ajith K. John, A.K. Bhattacharjee, Mukesh Sharma BARC Newsletter . 2012,第325期

机译：用于VHDL设计的正式验证工具的设计与应用
3. Formal verification of VHDL descriptions in the Prevail environment [J] . Borrione D.D., Pierre L.V. IEEE Design & Test of Computers Magazine . 1992,第2期

机译：在Prevail环境中对VHDL描述进行形式验证
4. An ACL2 model of VHDL for symbolic simulation and formal verification [C] . Moraes Rodrigues, V., Borrione, Integrated Circuits and Systems Design, 2000. Proceedings. 13th Symposium on . 2000

机译：用于符号仿真和形式验证的VHDL ACL2模型
5. Formal verification of circuit designs in VHDL. [D] . Hua, Gary Xin. 1992

机译：VHDL中电路设计的形式验证。
6. A service-oriented architecture for integrating the modeling and formal verification of genetic regulatory networks [O] . Pedro T Monteiro, Estelle Dumas, Bruno Besson, 2009

机译：一种面向服务的体系结构用于集成遗传监管网络的建模和形式验证
7. Formal Verification of Molecular Computational Models in ACL2: A Case Study ⋆ [O] . Francisco J. Martín-mateos, José A. Alonso, Maria José Hidalgo, 2014

机译：aCL2中分子计算模型的形式验证：案例研究⋆
8. Formal Description of the Incremental Translation of Stage 2 VHDL into StateDeltas in the State Delta Verification System (SDVS) [R] . Filippenko, I. V. 1992

机译：状态Delta验证系统（sDVs）中第2阶段VHDL到stateDeltas的增量转换的形式描述

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号