在VHDL中如何使用参数化模型

摘要

随着科学技术的飞速发展，电子工业界经历了巨大的飞跃，集成电路的设计正朝着规模超大、速度快、性能高、容量大、体积小和微功耗的方向发展，为了顺应这种形势，一种新的电子设计自动化EDA(Electronic Design Automation)技术应用而生，而VHDL(Very High Speed Intgerated Circuit Hardware Description Language)硬件描述语言是实现EDA技术的重要语言工具，能够使用这种语言工具的软件平台有许多，其中MAX+PLUSⅡ是最为广泛使用的这类软件之一，该软件由ALTERA公司研制发行。