首页> 外文OA文献 >Optimization on MOS-Triggered SCR Structures for On-Chip ESD Protection

【2h】

Optimization on MOS-Triggered SCR Structures for On-Chip ESD Protection

机译：对片上ESD保护MOS触发SCR结构的优化

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Shih-Hung Chen; Ming-Dou Ker;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Layout optimization of GGISCR structure for on-chip system level ESD protection applications [J] . Zeng Jie, Dong Shurong, Wong Hei, Solid-State Electronics . 2016,第deca期

机译：片上系统级ESD保护应用的GGISCR结构的布局优化
2. Optimization of on-chip ESD protection structures for minimal parasitic capacitance [J] . Xiaofang Gao, Juin J. Liou, Joe Bernier, Microelectronics & Reliability . 2003,第5期

机译：优化了片上ESD保护结构，以减小寄生电容
3. Investigation of boundary-MOS-triggered SCR structures for on-chip ESD protection [J] . Electronics Letters . 2011,第4期

机译：用于片上ESD保护的边界MOS触发SCR结构的研究
4. Comparison of different MOS-triggered SCR structures for on-chip ESD protection [C] . Ma Fei, Han Yan, Song Bo, 2011 3rd International Conference on Computer Research and Development . 2011

机译：比较用于芯片上ESD保护的不同MOS触发SCR结构
5. Low loading capacitance on-chip electrostatic discharges (ESD) protection circuits for gallium arsenide heterojunction bipolar transistor (HBT) radio frequency integrated circuits (RFIC). [D] . Ma, Yintat. 2004

机译：用于砷化镓异质结双极晶体管（HBT）射频集成电路（RFIC）的低负载电容片上静电放电（ESD）保护电路。
6. Novel High Holding Voltage SCR with Embedded Carrier Recombination Structure for Latch-up Immune and Robust ESD Protection [O] . Zhuo Wang, Zhao Qi, Longfei Liang, 2019

机译：具有嵌入式载流子复合结构的新型高保持电压SCR可实现闩锁免疫和强大的ESD保护
7. CMOS on-chip electrostatic discharge protection circuit using four-SCR structures with low ESD-trigger voltage [O] . Ming-dou Ker, Senior Member, Kuo-chun Hsu 1994

机译：CmOs片上静电放电保护电路，采用具有低EsD触发电压的四sCR结构

Optimization on MOS-Triggered SCR Structures for On-Chip ESD Protection

著录项

引文网络

相似文献

相关主题

期刊订阅