...
首页> 外文期刊>電子情報通信学会技術研究報告. コンピュ-タシステム. Computer Systems >ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計
【24h】

ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計

机译:硬件建模语言ArchHDL到Verilog HDL Translator Design

获取原文
获取原文并翻译 | 示例
           

摘要

我々は,ハードウェアのRTLモデリングのための新しい言語としてArchHDLを提案している.ArchHDLは,ライブラリによりハードウェア記述言語の継続的代入とノン·ブロッキング代入をC++で実現する.これにより,Verilog HDLに近いスタイルでハードウェアを記述することができる.本稿では,ArchHLDで記述したコードをVerilog HDLに変換するトランスレータを設計する.このトランスレータによりArchHDLのコードがVerilog HDLに変換できることで,ArchHDLがハードウェア設計のためのより有用なツールとなる.
机译:我们将ArchHDL提出为硬件RTL建模的新语言。 ARCHHDL通过C ++实现了CORTURITY的持续替换和非阻塞分配硬件描述语言。 这使得可以描述靠近Verilog HDL的样式中的硬件。 在本文中,译者旨在将ArchHLD中描述的代码转换为Verilog HDL。 此转换器允许ArchHDL代码转换为Verilog HDL,ArchDL是一个更有用的硬件设计工具。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号