超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発

摘要

65nm世代にて小面積のdual－port－SRAMについて提案する。 プライオリティー行デコーダとビット線切替回路を用いて同一行アクセス時の競合を回避する回路方式を提案し、これによりSRAMセルのドライバTr.サイズを小さくして高集積化を図る。更に、メモセルレイアウトの工夫で、従来より約30％面積を縮小できた。