LC共振法による極薄ゲート絶縁膜の電気的膜厚測定法

摘要

LC共振を用いた極薄ゲート絶縁膜の電気的膜厚測定法を報告する。測定対象であるMOSデバイスと並列に既知の値を持つインダクタLと抵抗Rを別途付加し、MOS回路と付加LR回路とのLC共振を発現させる。 決められたゲートバイアス電圧印加時においてMOS回路とLR回路全体のインピーダンスの位相と絶対値の周波数特性を測定する。 MOS回路中で未知の素子であるゲート容量、それと並列な抵抗、さらに容量に直列な抵抗を、測定で得られた共振点において測定値と等しくなるようにフィッティングを行い、ゲート容量を抽出する。 こうして得られた容量値から、ゲート絶縁膜の電気的膜厚を求める。等価的Q値を導入することによってフィッティングに最適な外部回路のインダクタLの値を決定することかできる。 導入した3素子モデルによるMOS回路パラメータのフィッティングによって、高周波CV測定では高電界側が測定できないリーク電流の多いデバイスについても電気的膜厚が測定できる。