キャッシュメモリ向け垂直磁化型STT-MRAMの低電力化技術

摘要

低電流での書き込みが可能な垂直磁化型記憶素子Advanced perpendicular magnetic tunnel junction （ap-MTJ）を用いたSpin-transfer torque magnetic RAM（STT-MRAM）の1Mbメモリマクロ設計におけるいくつかの回路技術を提案する。読み出し回路に関しては、キャッシュメモリ向けに読出し動作を高速化するため、2T2MTJセル方式を用いた差動読み出しと、信頼性向上のための、ap-MTJ素子のシングルフリップェラーを救済するデュアル·センシング·サルベイション方式について提案する。また、消費電力削減のために、書き込み後のビット線の充放電電荷を再利用する手法と、周辺回路の電源を遮断する手法を提案する。試作した1Mb STT-MRAMマクロは、3.3nsのアクセスタイムと電源遮断によるスタンバイ電力の削減効果を示し、提案技術の有効性が示された。また、シミュレーションにより、電源遮断を行うSTT-MRAMを用いたLLCは、SRAMベースのLLCに対し78.5%の平均消費電力を削減できることが見積もられた。