机译:借助系统互连优化的高效封装引脚排列规划,以实现封装板协同设计
Department of Electronics Engineering, National Chiao Tung University, Hsinchu, Taiwan;
Pin-out planning; package-board codesign; system interconnects optimization;
机译:用于封装板协同设计的快速倒装芯片引脚输出指定引脚
机译:PCB / FPGA协同设计开放系统Future Cadence优化FPGA互连以减少PCB层数
机译:开发高铁系统的高效停车计划优化流程
机译:通过引脚块设计进行快速倒装芯片引脚输出指定重新设计和封装板协同设计的布局
机译:对分层介质中包装互连的新颖而有效的数值分析。
机译:Bee启发的铁路系统有效和高效路线规划的新型优化算法和数学模型
机译:移动通信系统规划对象包装的优化方法Femtocells
机译:具有区域互连mCm封装的Gaas RIsC微处理器的设计优化