机译:具有自适应消息控制的非二进制LDPC解码器架构
Electrical and Computer Engineering, University of Connecticut, Storrs, United States;
Adaptive control; Galois field; Min-Sum; VLSI architecture; decoding; nonbinary low-density parity-check (LDPC) codes;
机译:基于循环MDS码和低复杂度非二进制消息传递解码算法构造的非二进制LDPC码
机译:具有压缩消息的非二进制LDPC解码器的复杂度降低
机译:非二进制LDPC解码器FPGA实现的消息量化方案
机译:具有自适应消息控制的非二进制LDPC解码器的高效VLSI架构
机译:用于Turbo代码解码器,LDPC代码解码器和列表球形解码器的VLSI架构
机译:用于无线传感器网络应用的LDPC解码器架构
机译:具有自适应消息控制的非中共LDPC解码器的高效VLSI架构