机译:测试图案生成时不相关的电源噪声和接地反弹注意事项
Laboratoire d''Informatique de Robotique et de Microé'||';
'||'lectronique de Montpellier (LIRMM UMR 5506), Montpellier, France;
Delay; Integrated circuit modeling; Logic gates; Noise; Power supplies; Resonant frequency; Test pattern generators; Automatic test pattern generation (ATPG); deep submicrometer; delay test; ground bounce; pattern selection; power supply noise; timing analysis;
机译:电磁带隙功率/地平面用于宽带抑制高速电路中的地面反弹噪声和辐射
机译:环形振荡器设计中的低漏电功率和低地面反弹噪声的增强型电源门控方案
机译:增强功率门控技术的设计可降低CMOS应用的漏电功率和地面反弹噪声
机译:电源噪声和接地反弹模式生成以进行延迟测试
机译:VLSI电路扫描测试中的低成本电源和电源噪声估计与控制
机译:模式识别在相关和不相关噪声
机译:考虑电源噪声影响的动态时序分析路径选择和模式生成
机译:参考600 KW可变直流电源的高电流稳压直流电源设计考虑因素