首页> 外文学位 >Low cost power and supply noise estimation and control in scan testing of VLSI circuits

【24h】

Low cost power and supply noise estimation and control in scan testing of VLSI circuits

机译：VLSI电路扫描测试中的低成本电源和电源噪声估计与控制

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

作者
Jiang, Zhongwei;
展开▼
作者单位

Texas A&M University;

展开▼
授予单位 Texas A&M University;
学科
学位 Ph.D.
年度 2010
页码 136 p.
总页数 136
原文格式 PDF
正文语种 eng
中图分类
关键词
入库时间 2022-08-17 11:56:06

相似文献

外文文献
中文文献
专利

1. Controllability-Driven Peak Dynamic Power Estimation for VLSI Circuits [J] . K. Najeeb, Karthik Gururaj, V. Kamakoti, Journal of Low Power Electronics . 2007,第3期

机译：VLSI电路的可控性驱动峰动态功率估计
2. Power supply design parameters for switching-noise control in deep-submicron circuits design flows [J] . M. Graziano, G. Masera, G. Piccinini, Analog Integrated Circuits and Signal Processing . 2002,第3期

机译：深亚微米电路设计流程中用于开关噪声控制的电源设计参数
3. Variable-to-Variable Run Length Encoding Technique for Testing Low Power VLSI Circuits [J] . Lakshmi K, Robert Theivadas J, Markk, Journal of Electrical & Electronic Systems . 2019,第1期

机译：用于测试低功耗VLSI电路的可变到可变游程长度编码技术
4. Maximum power supply noise estimation in VLSI circuits using multimodal genetic algorithms [C] . Bai G., Bobba S., Hajj I.N. Electronics, Circuits and Systems, 2001. ICECS 2001. The 8th IEEE International Conference on . 2001

机译：使用多模态遗传算法的VLSI电路中的最大电源噪声估计
5. Power supply noise analysis for deep sub-micron (DSM) VLSI circuits. [D] . Zhao, Shiyou. 2001

机译：深亚微米（DSM）VLSI电路的电源噪声分析。
6. Practical considerations for noise power spectra estimation for clinical CT scanners [O] . Steven Dolly, Hsin‐Chen Chen, Mark Anastasio, 2016

机译：临床CT扫描仪噪声功率谱估计的实际考虑
7. A low noise low power 45 nm technology based simultaneous switching noise (SSN) reduction model for mixed signal VLSI circuits [O] . S. Seenuvasamurthi, G. Nagarajan 2018

机译：一种低噪声低功耗45nm技术的混合信号VLSI电路的同时开关噪声（SSN）减少模型

Low cost power and supply noise estimation and control in scan testing of VLSI circuits

著录项

相似文献

相关主题

期刊订阅