...
机译:用于多层单元相变存储器的15 µm节距,8.7 ENOB,13 Mcells /秒的对数读出电路
Dept. of Electrical Engineering, Yuseong-gu, Republic of Korea;
Logarithmic ADC; multi-level cell memory; phase change random access memory; resistance readout circuit; two-step ADC;
机译:具有SiN或Ta_2O〜5势垒层的多层相变存储单元
机译:具有三相变材料堆栈结构的两位多级相变随机存取存储器
机译:具有三相变材料堆栈结构的两位多级相变随机存取存储器
机译:两步5b对数ADC,最小步长为满量程的0.1%,用于MLC相变存储器读出
机译:基于多级单元相变存储器的主存储器的架构技术。
机译:使用电荷压缩和读出的QLog太阳能电池模式光电二极管对数CMOS像素
机译:基于多级单元相变存储器的主存储器的架构技术
机译:从对数和固定生长阶段获得的'埃及伊蚊'和'白纹伊蚊'细胞的磷脂组成比较。