机译:Hf基高k电介质上具有多晶硅覆盖层的TiN金属栅的厚度优化
SEMATECH, 2706 Montopolis Drive, Austin, TX 78741, United States;
TiN; interface trap density; transistor channel length; mechanical stress; high temperature annealing; polysilicon-capping layer; charge trapping; boron penetration;
机译:采用高k栅极电介质/金属栅极堆叠的覆盖层的厚度和材料对平坦带电压(V_(FB))和等效氧化物厚度(EOT)的依赖性,适用于先栅工艺应用
机译:金属-绝缘子-金属电容器中基于f的高k介电层的组织和化学分析
机译:基于金属/ Hf的高k电介质界面上功函数的通用理论-栅极金属选择的指导原则-
机译:具有基于Hf的高k栅极电介质的双金属栅极CMOSFET的BTI可靠性
机译:通过原子层沉积进行金属栅/高k电介质堆叠工程:材料问题和电性能。
机译:金属-介电金属结构的定向发射:混合金属层染料位置和介电厚度的影响
机译:基于Hf的高K栅极电介质和金属栅极叠层,用于高级CMOS器件