机译:底部填充封装工艺导致倒装芯片封装翘曲对互连可靠性的影响
Electronic Device Material Research Laboratories II, Sumitomo Bakelite Co Ltd., Kiyohara Industrial Park 20-7, Utsunomiya, Tochigi 321-3231, Japan;
Department of Nanomechanics, Tohoku University, Aoba 6-6-01, Aramaki, Aoba-ku, Sendai 980-8579, Japan;
flip chip package; capillary-flow underfill; no-flow underfill; assembly process; warpage; reliability;
机译:回流焊工艺引起的残余翘曲测量及其对倒装电子封装可靠性的影响
机译:带散热器的底部填充封装倒装芯片的可靠性
机译:90nm Cu / Low-K芯片的高级HiCTE倒装芯片封装:底部填充,新颖的端子焊盘结构和工艺优化
机译:防碎片封装工艺的倒装芯片包装的可靠性
机译:芯片封装相互作用(CPI)及其对倒装芯片封装可靠性的影响。
机译:包装和非气密封装技术适用于植入式mEms器件倒装芯片
机译:使用试验元素组芯片用压阻传感器使用倒装芯片粘接工艺引起的芯片底部填埋和非导电膜对芯片残留应力的评价
机译:极端低温(-190摄氏度和-120摄氏度)下高级倒装芯片互连电子封装组件的可靠性评估