机译:65纳米以下CMOS器件反向掺杂分布问题的基于仿真的演化技术
Department of Communication Engineering, National Chiao Tung University, 1001 Ta-Hsueh Road, Hsinchu 300, Taiwan;
inverse modeling problems; process simulation; device simulation; doping profile; evolutionary technique; optimization method;
机译:2输入与非门的变化感知时序模型及其在65 nm以下CMOS标准单元表征中的应用
机译:激光散射表征亚65纳米以下CMOS金属触点:Ni(Si_(1-x)Ge_x)的热稳定性
机译:先进CMOS器件的2D截面掺杂轮廓研究
机译:低于65 nm CMOS器件中SDE结形成的精密注入要求
机译:反向模式硅锗HBT和超大规模CMOS器件在极端环境中的运行。
机译:具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
机译:埋沟NmOsFET中掺杂浓度对4H-siC CmOs器件电性能的影响