机译:使用三层镶嵌布线设计概念提高芯片级性能,可产生0.13μmCMOS以上
NEC Electronics Corporation, Sagamiharashi, 229-1198 Japan;
copper; CMOS; damascene; design;
机译:使用用于45纳米CMOS生成的ASIS(专用互连结构)布线设计概念实现芯片级性能最大化
机译:通过材料优化提高芯片级CMOS集成ReRAM单元的性能
机译:通过材料优化的芯片级CMOS-Integrated reram细胞性能改进
机译:使用三层大马士革布线设计概念针对0.13 / spl mu / m CMOS器件提高芯片级性能
机译:具有0.13微米CMOS的可重配置输出谐波终端的F类功率放大器的设计。
机译:用于miRNA目标三重切口的双重miRNase:设计概念和催化性能
机译:用于三模GSM /蓝牙/ UMTS应用的0.13μmCMOS自适应sigma-delta调制器