应用于无线传感网节点的0.13μmCMOS低电压混频器设计

摘要

随着微电子技术、无线通信技术的不断发展,高集成度、低成本的CMOS无线射频接收机芯片已经越来越多的应用于工业和日常生活的电子设备中,市场潜力巨大。全球个人手持通信和无线传感网也在不断发展,对应的无线接收机设计也成为了研究的热点。本论文对无线传感网中的收发机关键模块——混频器进行了相关的设计和验证工作。
　　 本文在介绍混频器的基本原理,比较多种混频器结构以及分析混频器的性能参数的基础上,选择了折叠式双平衡混频器结构作为下变频器。基于中芯国际(SMIC)0.13μmRF CMOS工艺,对混频器进行了电路设计、前仿真与优化、版图设计和后仿真。后仿真结果表明,在0.5V的电源电压下,混频器增益为4.03dB,噪声系数为9.94dB,输入1dB压缩点为-9.20dBm,工作电流3mA,达到了预期要求。
　　 本课题设计的低电压下变频混频器可以应用于2.4GHz无线传感网络射频收发芯片中。