...
机译:具有并联电容器电路方案的自校准延迟锁定延迟线
Calibration; delay lines; Delay circuits; Delay lock loops; Nonlinearities;
机译:具有分流电容器电路方案的自校准延迟锁定延迟线
机译:评估延迟锁定电路的安全性
机译:延迟锁定环[四季皆宜的电路]
机译:基于双边采样CES延迟锁定环路的时钟和数据恢复电路
机译:用于多个时钟相位/延迟生成的延迟锁定环路。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:一种促进基于细胞的延迟锁环的弹性的ping-pong方法