机译:单变量功率分析攻击利用了用于密码学应用的纳米CMOS VLSI电路的静态耗散
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
CMOS integrated circuits; Logic gates; Cryptography; Power demand; Semiconductor device modeling; CMOS technology; Standards;
机译:泄漏功率分析攻击:对纳米密码电路的新型攻击
机译:使用自调节电压电平电路的纳米级静态CMOS VLSI乘法器电路的待机泄漏功率降低
机译:模板攻击利用静态功率并将其应用于CMOS轻量级加密硬件
机译:多变量分析在密码学应用中利用纳米级CMOS电路上的静态功率
机译:算术电路中的静态功耗:纳米域。
机译:基于等效电路模型的亚阈值区域CMOS太赫兹等离子体检测器的准静态分析
机译:降低纳米CmOs电路行为合成过程中的直接隧穿功耗