机译:铁电场效应晶体管中的漏极擦除方案 - 第二部分:用于内存计算的3-D-NAND架构
Georgia Inst Technol Sch Elect & Comp Engn Atlanta GA 30326 USA;
Georgia Inst Technol Sch Elect & Comp Engn Atlanta GA 30326 USA;
Georgia Inst Technol Sch Elect & Comp Engn Atlanta GA 30326 USA;
Georgia Inst Technol Sch Elect & Comp Engn Atlanta GA 30326 USA;
Univ Notre Dame Dept Elect Engn Notre Dame IN 46556 USA;
Georgia Inst Technol Sch Elect & Comp Engn Atlanta GA 30326 USA;
Georgia Inst Technol Sch Elect & Comp Engn Atlanta GA 30326 USA;
3-D-NAND; drain-erase; ferroelectric transistor; in situ training; vector-matrix multiplication (VMM);
机译:基于铁电场效应晶体管的3-D NAND架构,用于节能片上培训加速器
机译:巨型铁电阻切换由用于低功率神经胸内存计算的调节终端控制
机译:与铁电器的内存计算
机译:铁电晶体管3D垂直NAND架构中随机相位分布对内存计算的影响
机译:模拟,映射和编程在内存计算架构中的FPGA
机译:Pt / CaxSr1-xBi2Ta2O9 / Hf-Al-O / Si高性能铁电门场效应晶体管中铁电晶粒尺寸和取向的研究
机译:基于铁电场效应晶体管的3-D NAND架构,用于节能片上培训加速器