机译:一种系统的方法,可以在静电放电引起的集成电路上表征I / O的软故障易感性
Missouri Univ Sci & Technol EMC Lab Rolla MO 65401 USA;
Intel Deutschland D-85579 Neubiberg Germany|Infineon Technol D-85579 Neubiberg Germany;
Intel Deutschland D-85579 Neubiberg Germany;
Missouri Univ Sci & Technol EMC Lab Rolla MO 65401 USA;
Pins; Integrated circuits; Stress; Interference; Software; Testing; Electrostatic discharges; Electrostatic interference; fault tolerance; immunity testing; integrated circuit reliability; system-on-chip;
机译:砷化镓集成电路静电放电保护电路的计算
机译:集成电路中静电放电的电路级电热仿真
机译:CMOS集成电路中基于SCR的器件的片上静电放电保护设计概述
机译:低压断路器和电动机操作员的电磁敏感性测试:静电放电,辐射无线电的测试—频率电磁场和电瞬变
机译:带电装置模型静电放电保护和集成电路的试验方法
机译:多单位记录方法来表征刺槐(美国血吸虫)嗅觉回路中的神经活动
机译:空气静电放电电路计算的数学方法
机译:片上保护电路对静电放电引起的潜在故障的敏感性