机译:具有DCO抖动的Bang-Bang锁相环中的二进制相位检测器增益
Circuits and Systems Group, Department of Electrical, Electronic and Mechanical Engineering, University College Dublin, Dublin, Ireland;
Asymptotic analysis; bang-bang phase-locked loop (BBPLL); binary phase detector (BPD) gain; timing jitter;
机译:具有非累积参考时钟抖动的二阶数字Bang-Bang锁相环的输出抖动性能
机译:低抖动数字Bang-Bang锁相环的分析与设计
机译:具有自适应环路增益控制器的快速锁定Bang-Bang锁相环
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响
机译:对亚微米CMOS锁相环电路中的相位噪声和抖动的研究。
机译:基于鉴相器输出的GPS锁相环性能指标
机译:具有DCO抖动的Bang-bang锁相环中的二进制相位检测器增益