高频锁相环PLL电路在版图布局设计中的相关探讨

摘要

锁相环(PLL)是一种反馈电路或者模块,主要由压控振荡器、滤波器、鉴相鉴频器和分频器等电路模块组成.锁相环在工作过程中,当输出信号频率与输入信号频率相等时,输出电压与输入电压保持固定的相位差,即输出电压与输入电压的相位被锁住.最后分析了核心电路模块对版图布局的要求,需要注意工艺制造过程中LOD效应、WPE效应对器件参数的影响及如何去规避,使锁相环版图性能达到设计指标要求.