首页> 外文OA文献 >Design of a phase-locked loop circuit in gallium arsenide for use in a high frequency clock distribution chip

【2h】

Design of a phase-locked loop circuit in gallium arsenide for use in a high frequency clock distribution chip

机译：用于高频时钟分配芯片的砷化镓锁相环电路的设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

by James H. Bandy.

机译：詹姆斯·H·班迪（James H.Bandy）

著录项

作者
Bandy James H. (James Henry);
展开▼
作者单位

展开▼
年度 1995
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Implementation of a gallium arsenide multichip digital circuitoperating at 500-1000 MHz clock rates using a Si/Cu/SiO2MCM-D technology [J] . Gilbert B.K., Randall B.A., Donham B.L., IEEE Transactions on Components, Packaging, and Manufacturing Technology. Part B, Advanced Packaging . 1997,第1期

机译：使用Si / Cu / SiO2MCM-D技术实现以500-1000 MHz时钟频率运行的砷化镓多芯片数字电路
2. Implementation of a gallium arsenide multichip digital circuit operating at 500-1000 MHz clock rates using a Si/Cu/SiO/sub 2/ MCM-D technology [J] . Gilbert B.K., Randall B.A. IEEE transactions on components, packaging, and manufacturing technology. Part B, Advanced packaging . 1997,第1期

机译：使用Si / Cu / SiO / sub 2 / MCM-D技术实现以500-1000 MHz时钟频率运行的砷化镓多芯片数字电路
3. Implementation of a gallium arsenide multichip digital circuitoperating at 500-1000 MHz clock rates using a Si/Cu/SiO2MCM-D technology [J] . Gilbert B.K., Randall B.A., Donham B.L., IEEE Transactions on Components, Packaging, and Manufacturing Technology. Part B, Advanced Packaging . 1997,第1期

机译：使用Si / Cu / SiO2MCM-D技术实现以500-1000 MHz时钟频率运行的砷化镓多芯片数字电路
4. Optimal clock distribution with an array of phase-locked loops for multiprocessor chips [C] . Saint-Laurent, M., Zarkesh-Ha, . 2001

机译：具有用于多处理器芯片的锁相环阵列的最佳时钟分配
5. Low loading capacitance on-chip electrostatic discharges (ESD) protection circuits for gallium arsenide heterojunction bipolar transistor (HBT) radio frequency integrated circuits (RFIC). [D] . Ma, Yintat. 2004

机译：用于砷化镓异质结双极晶体管（HBT）射频集成电路（RFIC）的低负载电容片上静电放电（ESD）保护电路。
6. Quantitative comparison of wideband low-latency phase-locked loop circuit designs for high-speed frequency modulation atomic force microscopy [O] . Kazuki Miyata, Takeshi Fukuma 2018

机译：高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
7. Timing Jitter Analysis for Clock recovery Circuits Based on an Optoelectronic Phase-Locked Loop (OPLL) [O] . Zibar Darko, Mørk Jesper, Oxenløwe Leif Katsuo, 2005

机译：基于光电锁相环（OpLL）的时钟恢复电路定时抖动分析

Design of a phase-locked loop circuit in gallium arsenide for use in a high frequency clock distribution chip

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅