自動配置配線を用いた高速起動パルス幅制御PLL 回路の設計と性能比較

摘要

パルス幅制御位相同期回路(PWPLL)はパルス幅を利用し、時間領域で動作することによって、プロセスの微細化に有利である。PWPLL 回路の大部分はデジタルで、設計が比較的容易で、自動配置配線との相性が良い。IoT 等の応用では、PLL を間欠的に動作させるため、PLL の高速起動が課題となっている。本研究ではPWPLLの起動時間を短縮し、高速起動PWPLL を自動配線ツールで実現することを目的とする。