基于标准CMOS工艺的扇形磁敏晶体管及其模型

摘要

提出一种基于0.6μmn阱标准CMOS工艺的扇形分裂漏磁敏晶体管,给出了器件相对灵敏度的数学模型.模型重点在于研究扇形分裂漏磁敏晶体管几何参数对相对灵敏度的影响.通过计算机数值积分计算和实验测试结果修正完善了器件的数学模型.测试结果表明:研制的器件最大相对灵敏度为3.77%/T,扇形结构有利于提高分裂漏磁敏晶体管的相对灵敏度.