基于标准CMOS IC工艺制备互补隧穿场效应晶体管的方法

摘要

本发明提供了一种利用标准CMOS IC工艺制备互补隧穿场效应晶体管的方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该方法利用标准CMOS IC工艺中的互补P阱和N阱掩膜版，用于注入形成阱、沟道掺杂和阈值调整，来实现TFET的本征沟道和体区，并利用版图上栅与漏区之间的间距抑制TFET的双极效应，实现互补TFET。本发明采用标准CMOS IC工艺中现有的工艺，在不增加任何掩膜版和工艺步骤的基础上，实现了互补隧穿场效应晶体管（TFET）的制备。

说明书

技术领域

本发明属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域，具体涉及一种基于标准CMOS IC工艺来制备互补隧穿场效应晶体管（TFET）的方法。 

背景技术

随着MOSFET尺寸进入纳米尺度，器件的短沟道效应等负面影响愈加严重，器件的关态漏泄电流不断增大。同时，由于传统MOSFET的亚阈值斜率受到热电势的限制无法随着器件尺寸的缩小而同步减小，存在60mV/dec的理论极限，使得泄漏电流随着电源电压的缩小而进一步增大，由此增加了器件功耗。功耗问题如今已经成为限制器件等比例缩小的最严峻的问题之一。在超低压低功耗领域中，隧穿场效应晶体管（TFET）因其具有很低的泄漏电流和超陡的亚阈值斜率成为了近些年大家关注的热点。 

TFET不同于传统MOSFET，其源漏掺杂类型相反，且沟道区和体内区域均为本征掺杂，利用栅极控制反向偏置的P-I-N结的量子带带隧穿实现导通，它能工作在较低电压下，且工艺与传统CMOS工艺兼容。但在实际小尺寸标准CMOS IC制备工艺中，为了抑制MOSFET的短沟效应防止穿通，MOSFET的体内（次表面）区域的掺杂浓度较高，表面区域低掺杂，其掺杂浓度对于TFET器件来说均过高，若完全基于标准CMOS IC工艺来集成TFET器件会增大器件的泄漏电流，且对TFET导通特性会有影响。另外，TFET器件由于存在明显的双极导通效应，极大限制了TFET器件在集成电路上的应用。降低漏端掺杂浓度的办法可以抑制TFET的双极效应，实现互补TFET器件，但需在标准CMOS IC工艺的基础上增加光刻掩膜版，增加了工艺复杂度和制作成本。 

发明内容

本发明的目的在于提出一种完全利用标准CMOS IC工艺来制备互补隧穿场效应晶体管的方法。该方法利用标准CMOS IC工艺中现有的工艺，在不增加任何掩膜版和工艺步骤的基础上，实现了互补隧穿场效应晶体管（TFET）的制备。 

为达到本发明的上述目的，本发明提出了利用标准CMOS IC工艺中的互补P阱和N阱掩膜版（用于注入形成阱、沟道掺杂和阈值调整）来实现TFET的本征沟道和体区，并利用版图上栅与漏区之间的间距抑制TFET的双极效应，实现互补TFET。 

一种基于标准CMOS IC工艺来制备互补隧穿场效应晶体管NTFET和PTFET的方法，具体包括以下步骤： 

（1）衬底准备：轻掺杂或低掺杂的p型半导体衬底； 

（2）初始热氧化并淀积一层氮化物； 

（3）采用浅槽隔离技术制作有源区STI隔离，去除氮化物； 

（4）利用CMOS中NMOS的P阱掩膜版，光刻同时暴露出NTFET和PTFET的有源区，与NMOS一同进行P阱注入，N沟道注入和N阈值调整注入； 

（5）利用CMOS中PMOS的N阱掩膜版，光刻同时暴露出NTFET和PTFET的有源区，与PMOS一同进行N阱注入，P沟道注入和P阈值调整注入； 

（6）除去之前生长的氧化物，重新生长栅介质材料； 

（7）淀积栅材料，接着光刻和刻蚀，形成栅图形； 

（8）以光刻胶和栅为掩膜，离子注入形成和NMOS源漏掺杂一致的PTFET的源和NTFET的漏，浓度约1×10²⁰~1×10²¹cm^-3，NTFET漏边缘和栅边缘有一定间隔L_ud（视器件沟长和掺杂浓度而定，一般小于100nm）； 

（9）以光刻胶和栅为掩膜，离子注入形成和PMOS源漏掺杂一致的NTFET的源和PTFET的漏，浓度约1×10²⁰~1×10²¹cm^-3，PTFET漏边缘和栅边缘有一定间隔L_ud（视器件沟长和掺杂浓度而定，一般小于100nm）； 

（10）快速高温退火激活杂质； 

（11）最后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的互补隧穿场效应晶体管。 

上述的制备方法中，所述步骤（1）中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅（SOI）或绝缘体上的锗（GOI）。 

上述的制备方法中，所述步骤（6）中的栅介质层材料选自SiO₂、Si₃N₄和高K栅介质材料。 

上述的制备方法中，所述步骤（6）中的生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。 

上述的制备方法中，所述步骤（7）中的栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。 

本发明所提出的基于标准CMOS IC工艺来制备互补隧穿场效应晶体管的方法中，由于在标准CMOS工艺中，NMOS和PMOS通过阈值调整注入后的阈值电压一般互补，因此NMOS 和PMOS的沟道处掺杂类型相反且掺杂浓度近似相等，利用上面这一点，通过在TFET工艺中同时使用NMOS和PMOS的阱版且掺入调MOS阈值的两种类型杂质，掺入的杂质前后相互补偿，形成具有类似本征掺杂效果的沟道，制备出TFET。另外，光刻TFET的漏区域时，通过使漏和栅之间存在一定间距L_ud，有效抑制了TFET的双极效应，能实现互补TFET器件的制备。 

本发明的互补隧穿场效应晶体管制备工艺简单，制备方法完全基于标准的CMOS IC工艺，在不增加任何工艺步骤和掩膜版的前提下，能有效得在CMOS集成电路中集成互补TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。 

附图说明

图1是一种典型的硅基双阱标准CMOS IC工艺流程图； 

图2是在半导体衬底上形成STI隔离后去除氮化物后的器件剖面图； 

图3是利用CMOS的P阱掩膜版光刻暴露出TFET的有源区，并进行P阱注入、N沟道注入和N阈值调整注入后的TFET器件剖面图； 

图4是在上面注入的基础上，用CMOS的N阱掩膜版光刻暴露出TFET的有源区，并进行N阱注入、P沟道注入和P阈值调整注入后的TFET器件剖面图； 

图5是光刻并刻蚀形成栅后的器件剖面图； 

图6是光刻暴露出TFET器件的源区并离子注入形成高掺杂浓度的源区后的器件剖面图； 

图7是光刻暴露出TFET器件的漏区并离子注入形成相反类型的高掺杂漏区后的器件剖面图，漏区和栅之间间隔L_ud； 

图8是经过后道工序（接触孔，金属化）后的器件剖面图； 

图9是本发明的互补隧穿场效应晶体管的器件俯视图； 

图中： 

1——半导体衬底；     2——介质层； 

3——STI隔离；        4——P阱； 

5——N沟道注入；      6——N阈值调整注入； 

7——光刻胶；         8——前后掺杂补偿后的等效本征掺杂； 

9——栅；             10——高掺杂源区； 

11——高掺杂漏区；    12——后道工序的钝化层； 

13——后道工序的金属。 

具体实施方式

下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。 

本发明制备方法的一具体实例包括图2至图9所示的工艺步骤： 

1、在衬底掺杂浓度为轻掺杂、晶向为<100>的体硅衬底1上初始热氧化一层二氧化硅，厚度约10nm，并淀积一层氮化硅，厚度约100nm，之后STI刻蚀，并淀积隔离材料填充深孔后CMP，采用浅槽隔离技术制作有源区STI隔离3，然后湿法腐蚀去除氮化硅，如图2所示。 

2、利用CMOS中NMOS的P阱掩膜版，光刻同时暴露出NTFET和PTFET的有源区，与NMOS一同进行P阱注入4，N沟道注入5和N阈值调整注入6，注入杂质为BF₂⁺，能量和剂量分别为200keV 2e13、80keV 1e13、25keV 2e12，如图3所示。 

3、利用CMOS中PMOS的N阱掩膜版，光刻同时暴露出NTFET和PTFET的有源区，与PMOS一同进行N阱注入，P沟道注入和P阈值调整注入，注入杂质为P⁺，注入浓度与上面注入的BF₂⁺浓度相同，由于杂质完全补偿，在器件的沟道和体区形成类似本征掺杂8，如图4所示。 

4、漂去表面初始生长的二氧化硅，然后热生长一层栅介质层2，栅介质层为SiO₂，厚度为1~5nm；淀积栅材料9，栅材料为掺杂多晶硅层，厚度为150~300nm。光刻出栅图形，刻蚀栅材料9直到栅介质层2，如图5所示。 

5、以光刻胶7和栅9为掩膜，离子注入PTFET的源10和NTFET的漏，掺杂浓度同NMOS的源漏掺杂浓度一致，离子注入的能量为50keV，剂量为1e15，注入杂质为As⁺，NTFET的漏边缘和栅边缘有一定间隔L_ud，为50nm，如图6所示的是PTFET。 

6、以光刻胶7和栅9为掩膜，离子注入NTFET的源和PTFET的漏11，掺杂浓度同PMOS的源漏掺杂浓度一致，离子注入的能量为40keV，剂量为1e15，注入杂质为BF₂⁺，PTFET的漏边缘和栅边缘有一定间隔L_ud，为50nm，如图7所示的是PTFET。 

7、进行一次快速高温退火，激活源漏掺杂的杂质。 

8、最后进入常规CMOS后道工序，包括淀积钝化层12、开接触孔以及金属化13等，如图8所示为制得的所述基于标准CMOS IC工艺制备的P型隧穿场效应晶体管。图9所示为制 得的所述的基于标准CMOS IC工艺制备的互补隧穿场效应晶体管，由左到右依次是PTFET和NTFET。 

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。