基于FPGA的CAN网络位级干扰测试系统设计

摘要

为确保车载 CAN 网络及其 ECU节点在复杂工况下的系统行为能够满足高容错性的要求，研究了基于片上系统的CAN网络链路层位级干扰测试方法。以FPGA为基础，通过Verilog HDL实现位流监测和干扰嵌入的寄存器级(RTL)描述，并在Visual C++平台下设计上位机干扰配置界面。运用设计向CAN通信网络实施干扰表明，设计能够有效灵活的向CAN网络嵌入干扰，考证CAN网络的可靠稳定性和网络的高容错性。