可视化增强技术优化芯片后期验证和调试

摘要

新的工具、改良的设计方法学和更高层的抽象程度正在日益缩短芯片的设计和验证时间。然而，从获得第一块测试芯片到实现量产所需要的时间却在不断变长。同时，在同归仿真、模拟和1FPGA原型中找到问题根源的难度也在增加。在目前的SoC设计中，电路规模、一出片复杂程度和软件成分的不断增加使得验证和调试硅芯片原型、产生测试程序，以及实现大规模量产所需的各项工作越来越难于完成。