退出
我的积分:
中文文献批量获取
外文文献批量获取
周庆芳;
曲靖师范学院教育技术研究所;
FPGA 八位加法器 设计;
机译:针对基于LUT的FPGA的基于技术优化的乘法加法器单元的高效FIR滤波器结构
机译:利用FPGA的省时携带选择加法器的设计与实现
机译:改进的SQRT进位选择加法器在FPGA上的设计与实现
机译:使用十五个晶体管具有新型五个晶体管Xnor门的八位全加法器设计
机译:浮点FPGA加法器/减法器和乘法器的实现。
机译:一种基于FpGa的算法基于统计的定位的实时解决方案的设计
机译:基于Shannon的全加法器设计控制加法器/减法器单元的设计
机译:基于电压加法器的射线照相综合测试台(RITs)的设计,驱动沉浸在高磁场中的二极管
机译:通过组合基于fpgas的数字加速器和基于对象的界面来设计通用高性能计算机应用程序的方法
机译:FPGA设计辅助系统,FPGA设计辅助方法和FPGA设计辅助程序
机译:FPGA设计支持系统和FPGA设计支持方法以及FPGA设计支持程序
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。