首页> 中国专利> 一种基于FPGA的大位宽的高性能加法器结构

一种基于FPGA的大位宽的高性能加法器结构

页面导航

摘要

本发明公开一种基于FPGA的高性能加法器结构，目的是提供一种针对大位宽操作数和FPGA特点的新结构。本发明由进位产生电路和求和计算模块组成，充分发挥FPGA快速进位链的优势；进位产生电路采用了进位选择方法，利用进位压缩结构快速产生进位C

1. 一种基于FPGA的大位宽的高性能加法器结构 [P] . 中国专利： CN111258538A . 2020-06-09
2. 基于FPGA的优化布局结构的加法器的工艺映射方法 [P] . 中国专利： CN105589981A . 2016-05-18
3. Method of designing generic high performance computer applications by combining a fpgas based numeric accelerator with object based interface [P] . AU2003901173A0 . 2003-03-27

机译：通过组合基于fpgas的数字加速器和基于对象的界面来设计通用高性能计算机应用程序的方法
4. Apparatus and method for passing large bitwidth data over a low bitwidth datapath [P] . 美国专利： US2003086503A1 . 2003-05-08

机译：用于在低位宽数据路径上传递大位宽数据的设备和方法
5. DUT FPGA A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASED HARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY [P] . 韩国专利： KR102043487B1 . 2019-11-11

机译： DUT FPGA一种测试架构，具有基于FPGA的硬件加速器模块，可独立测试多个器件