片上逻辑分析仪的设计

摘要

提出了一种用在FPGA上实现的片上逻辑分析仪的设计方案;随着FPGA的规模的增大,在其内部可以实现复杂的SoC设计,但是I/O端口数量有限,采用VHDL设计,可以在源代码级插人到设计中,这也使得它与FPGA的器件类型和开发软件保持独立,它可以对FPGA内部的任何信号和复杂的事件进行追踪,采样的结果保存在通过片上的同步RAM实现的循环跟踪缓存区,通过AMBAAPB总线接口完成对触发引擎控制和缓存区的读写;这种实现方案的逻辑分析仪占用资源小,可以达到的频率高,可广泛应用到基于AMBA总线的SoC设计中;最后,对可改进的方向进行了分析.