12位逐次逼近模数转换器关键设计技术研究

摘要

采用逐次逼近方式设计了一个12 bit的超低功耗模数转换电路.为减小整个ADC的芯片面积、功耗和误差,提高有效位数,精确设计了该ADC的采样保持和高精度比较器的电路结构以及版图.采用0.18 μm CMOS工艺,该ADC的信噪比(SNR)为72 dB,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40 μW,微分非线性误差DNL小到0.6 LSB、积分非线性误差INL只有0.63 LSB.整个ADC性能达到设计要求.