CMOS集成电路SRAM存储单元抗辐射加固设计研究

目录

声明

致谢

摘要

第1章绪论

1．1研究背景及意义

1．1．1存储器基本知识与分类

1．1．2辐射环境中存储器可靠性问题

1．1．3集成电路工艺缩减的影响

1．2各层次抗辐射加固技术的研究现状

1．2．1工艺级加固

1．2．2版图级加固

1．2．3电路级加固

1．2．4系统级加固

1．3本文的研究内容和组织结构

1．3．1研究内容

1．3．2组织结构

第2章SRAM存储电路相关知识

2．1半导体存储器

2．2 SRAM存储器基本组成

2．1．1存储阵列

2．2．2灵敏放大器

2．2．3地址译码器电路

2．2．4控制电路

2．2．5存储单元

2．3 SRAM的评价指标

2．3．1 SRAM存储容量

2．3．2 SRAM存取时间和功耗

2．3．3 SRAM存储器可靠性和稳定性

2．4本章小结

第3章SRAM存储单元工作原理及加固存储单元设计

3．1标准6T存储单元

3．1．1 6T存储单元的写操作

3．1．2 6T存储单元的读操作

3．1．3 6T单元的保持操作

3．1．4 6T存储单元的SEU分析

3．2 SRAM存储单元加固方案

3．2．1增加冗余晶体管／交叉互锁的连线方式

3．2．2三模冗余加固

3．2．3时间冗余加固

3．3抗辐射加固存储单元设计

3．4本章小结

第4章本文提出的RHM-NS 12T加固存储单元

4．1．1电路结构

4．1．2工作原理和读写时序仿真

4．1．3容错原理分析

4．2仿真分析

4．2．1仿真与验证

4．2．2加固存储单元设计的综合比较

4．3本章小结

第5章总结与展望

参考文献

攻读硕士学位期间的学术活动及成果情况