沟道和漂移区正应变的LDMOS器件制作方案和优化

摘要

在小尺寸器件中被广泛研究和采用的应变硅技术，通过对硅的能带结构进行裁剪，有效减小载流子的有效质量和散射率，提升载流子的迁移率。随着无线通信技术的飞速发展，为了适应高速高质量的信息传输需求，在基站和手持设备中被大量使用的硅基射频(RF)功率器件LDMOS的尺寸已经小到零点几个微米。有部分研究人员为了克服 LDMOS器件发展的障碍，将应变硅技术运用到小尺寸LDMOS器件中并获得了很好的效果，但这些应力实施方案没有考虑到LDMOS器件结构的特殊性，采用的依然是MOS器件中主流的的应力方法，对器件性能提升的同时使器件的击穿特性恶化。为此，我们创造性的提出了通过两种本征应变的氮化硅薄膜向 LDMOS器件沟道和漂移区中引入正应力的应力施加方法，并以合作单位的小尺寸LDMOS工艺线为依托，探索应力实施方案，主要的研究工作有：
　　首先，氮化硅薄膜中的本征应力的大小是决定 LDMOS器件中引入正应力大小的关键，我们探究了通过PECVD淀积高张应力和高压应力的设备参数调节方式并做了总结。根据实际设备的使用情况，制定出了淀积高应力薄膜的操作方法。
　　其次，对于应力可能导致的硅片翘曲问题，通过有限元仿真软件Abaqus进行仿真研究，发现将应力薄膜在晶片上覆盖的面积减小时可以消除翘曲问题。
　　接着，根据工艺线条件，制定出沟道和漂移区正应变的 LDMOS器件应力实施方案，在 LDMOS器件源漏区形成硅化物后，通过前端工艺在器件表面淀积一层薄的氧化层，用于后端工艺淀积本征应变的氮化硅薄膜时阻隔金属粒子对器件表面的沾污，也可以作为氮化硅与硅衬底接触的缓冲层。氧化硅淀积完成后，将器件拿到后端工艺中，通过PECVD在整个器件表面淀积压应力的氮化硅薄膜，接着进行高温退火，将氮化硅薄膜中的压应力转变成张应力，刻蚀掉器件漂移区上的氮化硅薄膜，然后在整个器件表面淀积压应力的氮化硅薄膜，刻蚀掉除漂移区以外的压应力的氮化硅薄膜，至此，两种本征应变的氮化硅薄膜淀积完成。
　　最后，基于合作单位提供的LDMOS器件工艺步骤，通过Sentaurus工艺和电学仿真，最后发现在氮化硅薄膜中的应力为1 GPa时，沟道和漂移区正应变的LDMOS器件比无应力器件的驱动电流提高了10.2％，跨导提升了14.6%，跨导的下降会延后，器件的击穿电压保持不变，漂移区电子迁移率提高了41.5%，频率提高了7.5%，在大的栅压下，频率提升幅度达到40.5%。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

1.1 课题的背景及意义

1.2 国内外研究动态

1.3 本论文主要研究内容

第二章 应力引入技术和应力施加方案

2.1 应变硅技术

2.2 氮化硅盖帽层(CESL)应变技术

2.3 沟道与漂移区正应变的LDMOS器件

2.4 本章小结

第三章 氮化硅材料应力提升与应力器件制作工艺

3.1 淀积高应力的氮化硅薄膜

3.2 退火温度对氮化硅薄膜本征应力的影响

3.3 硅片翘曲

3.4 应力器件制作工艺

3.5 本章小结

第四章 沟道和漂移区正应变的LDMOS器件电学特性

4.1 器件参数校正

4.2 沟道和漂移区正应边LDMOS电学特性

4.3 工艺偏差对应力器件电学特性的影响

4.4 本章小结

第五章 结论

致谢

参考文献

攻读硕士期间取得的成果