纳米CMOS器件应变增强沟道迁移率材料的研究

摘要

当器件尺寸不断减小，特征线宽缩小到45nm以下甚至22nm尺度的时候，传统工艺已经很难满足继续提高器件性能的要求。应变增强沟道迁移率等一系列新技术成为推动CMOS器件继续发展、延续摩尔定律的重要手段，通过作用于沟道的应力，大幅提升NMOS的电子迁移率和POMS的空穴迁移率，从而提升器件性能。本文针对22nm以下集成电路需求，开发高迁移率沟道工程关键工艺模块，达到22纳米技术代对高迁移率沟道的要求，对应变增强载流子迁移率的机理进行了分析、研究了高应力氮化硅薄膜的加工制造工艺和纳米CMOS器件源漏区“∑”形凹槽的刻蚀工艺，并且完成了硼掺杂应变SiGe的选择性外延工作。对以上工艺进行整合，应用到纳米COMS器件中，对采用应变增强载流子迁移率技术加工的纳米CMOS器件性能进行测试分析，并与普通器件进行对比，研究器件饱和驱动电流的提升，并获得了良好的效果。

目录

摘要

第1章 绪论

1．1 应变增强载流子迁移率的研究背景和意义

1．2 国内外应变硅技术研究现状及发展趋势

1．3 论文主要研究内容

1．4 本章小结

第2章 应变增强载流子迁移率的原理及其引入方法

2．1 应变的类型及应力的引入方法

2．1．1 全局应变

2．1．2 局部应变

2．1．3 单轴／双轴应变的区别

2．2 应变对电子迁移率的影响

2．2．1 双轴应变对电子迁移率的影响

2．2．2 单轴应变对电子迁移率的影响

2．3 应变对空穴迁移率的影响

2．3．1 双轴应变对空穴迁移率的影响

2．3．2 单轴应变对空穴迁移率的影响

2．4 本章小结

第3章 PECVD淀积高应力SiN薄膜

3．1 PECVD SiN薄膜的原理

3．1．1 张应力SiN薄膜的产生原理

3．1．2 压应力SiN薄膜的产生原理

3．2 薄膜应力测量的基本原理

3．3 张应力SiN薄膜的制备

3．3．1 采用N2等离子体循环处理淀积张应力SiN

3．3．2 采用紫外线处理淀积张应力SiN

3．4 压应力SiN薄膜的制备

3．4．1 调节载气体方法淀积压应力SiN

3．4．2 引入C基元素法淀积压应力SiN

3．5 本章小结

第4章 源漏区“Σ”形凹槽的刻蚀

4．1 刻蚀“Σ”形凹槽的目的及工艺流程

4．1．1 刻蚀‘‘Σ’’形凹槽的目的

4．1．2 刻蚀“Σ”形凹槽的工艺流程

4．2 光刻

4．3 干法刻蚀

4．3．1 RIE+ICP刻蚀

4．3．2 RIE刻蚀

4．4 湿法刻蚀

4．4．1 氢氟酸表面预处理

4．4．2 TMAH各向异性腐蚀

4．4．3 IPA辅助反应

4．5 本章小结

第5章 选择性外延B掺杂应变SiGe

5．1 选择性外延的机理

5．1．1 HCl对选择性的影响

5．1．2 HCl对SiGe生长速率的影响

5．1．3 HCl对Ge组分的影响

5．2 “Σ”形凹槽内SiGe的外延

5．2．1 Si片进腔前的清洗

5．2．2 生长前的预烘烤

5．2．3 硅种子层和硅帽层

5．2．4 选择性外延SiGe

5．3 外延层质量的表征

5．3．1 SiGe的组分及应变度分析

5．3．2 B含量的分析

5．4 本章小结

第6章 工艺集成及器件性能

6．1 工艺集成

6．2 样品信息及器件性能测试条件

6．2．1 样品信息

6．2．2 器件性能测试条件

6．3 30nm栅长器件性能测试

6．3．1 30nm普通体硅NMOS器件性能

6．3．2 张应力SiN衬垫的30nmNOMS器件性能

6．3．3 30nm普通体硅PMOS器件性能

6．3．4 嵌入式SiGe源漏及压应力SiN衬垫的30nm POMS器件性能

6．4 26nm栅长器件性能测试

6．4．1 26nm普通体硅NMOS器件性能

6．4．2 张应力SiN衬垫的26nmNOMS器件性能

6．4．3 26nm普通体硅PMOS器件性能

6．4．4 嵌入式SiGe源漏及压应力SiN衬垫的26nm POMS器件性能

6．5 本章小结

结论

参考文献

致谢

声明