纳米级MOSFET应力与性能分析

摘要

随着CMOS器件尺寸进入纳米级，传统器件所用的材料已经接近它们的物理极限和工艺极限，所以探索新型器件材料、研究新型器件结构已经成为提高集成电路性能的必然选择。应变硅(Strained Si)技术就是在这种环境下产生的新技术，它可以有效提高载流子的迁移率，从而提高器件的性能。应力是增强载流子迁移率的关键因素，本文重点研究分析了应变器件沟道内应力及电学性能。
　　 首先，本文采用有限元仿真软件ANSYS对SiGe源漏的PMOS和SiC源漏的NMOS沟道内应力进行分析，并对影响器件沟道应力分布的因素做进一步研究。结果表明，可以通过调节器件的结构参数来控制应变硅器件沟道内应力的分布，同时，PMOS和NMOS的应力大小和性能受到沟道长度、材料的摩尔组分、源漏结深等参数的调制。其次，本文还利用Sentaurus软件对SiGe源漏的PMOS和淀积SiN薄膜的NMOS的应力分布和电学性能做了详细的研究，应力分布和有限元仿真软件所得结果基本吻合。对器件电学性能研究表明，高应力的SiN薄膜和源漏SiGe结构能分别有效的改善NMOS和PMOS的性能，对于高应力的SiN薄膜结构，在薄膜中施加1Gpa的应力，其饱和电流提高了26.8％，跨导提高了28.6％。最后，根据应变器件迁移率增强机理，对应变硅沟道应力特性进行了分析。
　　 本文通过应变硅器件应力及性能的研究分析，为实验分析提供依据，为器件的制作奠定了基础。