数字电路测试生成平台研究与可测性设计的应用

摘要

随着集成电路技术的不断发展，数字电路的可测性设计和自动测试向量生成的研究日趋重要。 论文的主要工作是在深入研究数字电路测试的基本理论、可测性度量方法、自动测试向量生成的各种算法，特别是确定性测试生成算法——PODEM算法的基础上，设计开发了一个运行于Windows操作系统下的用于研究测试向量的数字电路测试生成平台。该平台通过读入电路的网表文件来分析电路结构，计算电路各节点的可控制性和可观测性，并进一步为电路生成确定性的测试向量，同时给出了测试向量集的故障覆盖率。 基于这个测试生成平台，论文研究了目前广泛应用的伪随机测试向量生成技术，介绍了线性反馈移位寄存器（LFSR）生成伪随机测试向量的方法。在平台上以ISCAS基准电路作为实例电路，分析比较了伪随机测试向量和确定性测试向量的测试效率。 论文进一步归纳总结了数字电路的扫描设计、内建自测试、边界扫描和IP核的可测性设计方法。将边界扫描技术应用于一个嵌入式微控制器的设计中，为其增加了符合IEEE1149.1边界扫描设计标准的测试端口、测试访问控制器和边界扫描链，提高了微控制器的可测性。同时，以存储器为研究对象提出了一种加入纠错模块的内建自测试设计方案。仿真结果表明，该方案除了能够对应用系统中的存储器进行自测试之外，还能在正常工作状态下计算存储数据的校验码，有效地提高了存储器使用的稳定性。