基于Perl的EDIF网表级电路的部分可测性设计系统及部分可测性设计方法

摘要

基于Perl的EDIF网表级电路的部分可测性设计系统及部分可测性设计方法，涉及数字逻辑电路可测性技术领域。为了提升电路可测性，降低可测性成本，减少由于电路可测性设计新增电路部分带来的硅片面积的消耗。系统包括预处理部分、可测性设计部分和验证部分，预处理部分用于完成对EDIF电路的转换，对具有层次设计的电路进行展开，获得便于后期处理的电路；可测性设计部分用于完成对电路的部分可测性设计过程；方法步骤：对电路进行分析和展开；对电路中使用的触发器进行分析；对电路中使用的被设计人员所选择的那部分触发器进行可测性的改造；对电路中进行可测性改造的那部分触发器进行扫描链的设计；验证修改结果。本发明方便电路的可测性设计和测试。