首页> 外文OA文献 >Defect-oriented fault simulation and test generation in digital circuits

【2h】

Defect-oriented fault simulation and test generation in digital circuits

机译：面向缺陷的数字电路故障仿真和测试生成

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
W. Kuzmicz; W. Pleskacz; J. Raik; R. Ubar;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Simulation and generation of IDDQ tests for bridging faults in combinational circuits [J] . Chakravarty S., Thadikaran P.J. IEEE Transactions on Computers . 1996,第10期

机译：组合电路中桥接故障的IDDQ测试的仿真和生成
2. Test Pattern Generation with Low Power for Delay Faults in Digital Circuits by Evolution Method with Hybrid Strategies [J] . Pan Zhongliang, Chen Ling, Chen Yihui The Open Electrical & Electronic Engineering Journal . 2017,第1期

机译：基于混合策略进化法的数字电路延迟故障低功耗测试模式生成。
3. Generation of optimised fault lists for simulation of analogue circuits and test programs [J] . Milne A., Taylor D. IEE proceedings. Part G . 1999,第6期

机译：生成优化故障列表以模拟模拟电路和测试程序
4. Defect-oriented fault simulation and test generation in digital circuits [C] . Kuzmicz, W., Pleskacz, . 2001

机译：面向缺陷的数字电路故障仿真和测试生成
5. Crosstalk fault test generation and hierarchical timing verification in VLSI digital circuits. [D] . Lee, Kyung Tek. 1999

机译：VLSI数字电路中的串扰故障测试生成和分层时序验证。
6. Test Generation Algorithm for Fault Detection of Analog Circuits Based on Extreme Learning Machine [O] . Jingyu Zhou, Shulin Tian, Chenglin Yang, 2014

机译：基于极限学习机的模拟电路故障检测测试生成算法
7. Hierarchical Defect-Oriented Fault Simulation for Digital Circuits [O] . M. Blyzniuk, T. Cibakova, E. Gramatova, 2000

机译：数字电路的面向缺陷的分层故障仿真
8. Method for Test Application and Test Content Generation for AC Faults in Integrated Circuits. [R] . Dey, S., Bai, X., Chen, L., 2004

机译：集成电路交流故障的测试应用和测试内容生成方法。

Defect-oriented fault simulation and test generation in digital circuits

著录项

引文网络

相似文献

相关主题

期刊订阅